【技术实现步骤摘要】
本申请涉及时钟，特别涉及一种频率选择电路、时钟产生电路及处理器。
技术介绍
1、中央处理器(central processing unit，cpu)中的时钟电路一般包括两个锁相环(phase locked loop，pll)电路。其中一个pll电路能够提供总线访问存储器使用的时钟，另一个pll电路则可以用于提供cpu的核心时钟以及其他调试(debug)时钟等。
2、通常，pll电路提供的cpu的核心时钟的频率为固定频率，导致cpu工作时的灵活性较低。
技术实现思路
1、本申请提供了一种频率选择电路、时钟产生电路及处理器，可以解决cpu的核心时钟的频率为固定频率，导致cpu工作时的灵活性较低的技术问题。所述技术方案如下：
2、第一方面，提供了一种频率选择电路，所述频率选择电路包括：状态切换子电路，分频子电路，第一门控子电路；
3、所述状态切换子电路，用于接收第一使能信号、时钟更新信号和分频值，并用于基于所述第一使能信号和所述时钟更新信号，将所述分频值传输至
【技术保护点】
1.一种频率选择电路，其特征在于，所述频率选择电路包括：状态切换子电路，分频子电路，第一门控子电路；
2.根据权利要求1所述的频率选择电路，其特征在于，所述状态切换子电路，还用于基于所述第一使能信号和所述时钟更新信号，向所述分频子电路依次输出第一选择信号和第二选择信号；
3.根据权利要求2所述的频率选择电路，其特征在于，所述频率选择电路还包括：更新子电路；
4.根据权利要求3所述的频率选择电路，其特征在于，所述频率选择电路还包括：第二门控子电路，第一同步子电路和第二同步子电路；
5.根据权利要求4所述的频率选择电路，其特...
【技术特征摘要】
1.一种频率选择电路，其特征在于，所述频率选择电路包括：状态切换子电路，分频子电路，第一门控子电路；
2.根据权利要求1所述的频率选择电路，其特征在于，所述状态切换子电路，还用于基于所述第一使能信号和所述时钟更新信号，向所述分频子电路依次输出第一选择信号和第二选择信号；
3.根据权利要求2所述的频率选择电路，其特征在于，所述频率选择电路还包括：更新子电路；
4.根据权利要求3所述的频率选择电路，其特征在于，所述频率选择电路还包括：第二门控子电路，第一同步子电路和第二同步子电路；
5.根据权利要求4所述的频率选择电路，其特征在于，所述频率选择电路还包括：第三同步子电路、第四同步子电路和第一或门；
6.根据权利要求1至5任一所述的频率选择电路，其特征在于，所述频率选择电路还包括：第五同步子电路，第二或门，第三或门；
7.一种时钟产生电路，其特征在于，所述时钟产生电路包括：第一锁相环，以及如权利要求...
【专利技术属性】
技术研发人员：夏军，曹祥荣，虞自明，李新宇，占瑜毅，葛宁宁，
申请(专利权)人：海宁奕斯伟计算技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。