芯片堆叠封装结构及其制备方法、电子设备技术

本申请实施例提供一种芯片堆叠封装结构及其制备方法、电子设备，涉及半导体技术领域，用于减小芯片堆叠封装结构的厚度。芯片堆叠封装结构包括：层叠设置的至少一层第一芯片和第二芯片。第一芯片可以是裸芯片或者晶圆，第二芯片可以是裸芯片或者晶圆。第一芯片包括依次层叠设置的第一衬底、第一器件模块以及第一金属化叠层。第一器件模块例如包括前道工艺做的至少一个器件。第一芯片还包括硅通孔TSV，TSV从第一衬底远离第一器件模块一侧贯穿至第一金属化叠层；第二芯片包括依次层叠设置的第二衬底、第二器件模块以及第二金属化叠层；第二金属化叠层与TSV耦接；其中，第一衬底中金属离子的浓度小于10<supgt;‑12</supgt;atom/cm<supgt;2</supgt;，第一衬底的厚度为1μm～35μm。第一芯片可以为8层以上。

【技术实现步骤摘要】
【国外来华专利技术】

技术介绍

技术实现思路

【技术保护点】

PCT国内申请，权利要求书已公开。

【技术特征摘要】
【国外来华专利技术】

pct国内申请，权...

【专利技术属性】
技术研发人员：任亦纬，朱继锋，李珩，张晓东，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：