【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及肖特基势垒二极管。
技术介绍
1、肖特基势垒二极管是利用在金属和半导体之间的接触部形成的肖特基势垒而赋予整流性的二极管。由于该肖特基势垒二极管的载流子的积存电荷量非常小，因此该肖特基势垒二极管具有接通时间、断开时间极短这样的特征，从而用于检波、混频器用、高速开关用、电源次级侧的整流用等多用途。与此相关的事项被专利文献1公开。
2、二极管的性能通过在作为从阳极朝向阴极施加的电压的正向电压(顺电压)vf、以及作为在从阴极朝向阳极的而施加了反向电压时流动的微小电流的相反方向电流(逆电流)ir的各个特性值来表示。
3、在肖特基势垒二极管中，如果能够使肖特基位垒高度(φbn)增高，则ir变小但vf变大，与此相对地，如果能够使φbn降低，则ir变大但vf变小。这样地在vf和ir之间存在折中的关系。另外，与通常的pn二极管相比，肖特基势垒二极管的vf较小。
4、因此，在肖特基势垒二极管中，为了得到所希望的特性有时要求各种各样的值的肖特基位垒高度(φbn)。
5、因此，希望有能够将φbn控制为各种各样的值的肖特基势垒二极管。
6、现有技术文献
7、专利文献1：日本特许第3983689号公报
技术实现思路
1、专利技术所要解决的问题
2、本专利技术的各种的方式的目的在于，提供能够将肖特基位垒高度(φbn)控制为各种各样的值的肖特基势垒二极管。
3、用于解决问题的手段
4、以下对本
5、[1]一种肖特基势垒二极管，其特征在于，
6、所述肖特基势垒二极管具有：
7、硅层；以及
8、硅化物层，其配置于所述硅层上且包含pt和ni，
9、从所述硅化物层和所述硅层两者的界面向所述硅化物层侧50nm的厚度的硅化物层中的pt浓度的峰值、或者在所述硅化物层的厚度小于50nm的情况下所述硅化物层中的pt浓度的峰值为1at％以上且60at％以下。
10、根据本专利技术的一个方式所涉及的上述[1]的肖特基势垒二极管，在硅层上配置包含pt和ni的硅化物层，以使从硅化物层和硅层两者的界面向硅化物层侧50nm的厚度的硅化物层中的pt浓度的峰值、或者在硅化物层的厚度小于50nm的情况下硅化物层中的pt浓度的峰值成为1at％以上且60at％以下的方式，调整硅化物层所包含的pt和ni的比例和浓度分布，由此能够将肖特基位垒高度(φbn)控制为各种各样的值，其结果是，能够在肖特基势垒二极管获得所希望的特性。
11、[2]在上述[1]所述的肖特基势垒二极管的基础上，其特征在于，
12、所述pt浓度的峰值是50at％以下。
13、根据本专利技术的一个方式所涉及的上述[2]的肖特基势垒二极管，以使从硅化物层和硅层两者的界面向所述硅化物层侧50nm的厚度的硅化物层中的pt浓度的峰值、或者在所述硅化物层的厚度小于50nm的情况下所述硅化物层中的pt浓度的峰值成为1at％以上且50at％以下的方式，调整硅化物层所包含的pt和ni的比例和浓度分布，由此能够将肖特基位垒高度(φbn)控制为各种各样的值，其结果是，能够在肖特基势垒二极管获得所希望的特性。
14、[3]在上述[1]所述的肖特基势垒二极管的基础上，其特征在于，
15、所述pt浓度的峰值是40at％以下。
16、根据本专利技术的一个方式所涉及的上述[3]的肖特基势垒二极管，以使从硅化物层和硅层两者的界面向所述硅化物层侧50nm的厚度的硅化物层中的pt浓度的峰值、或者在所述硅化物层的厚度小于50nm的情况下所述硅化物层中的pt浓度的峰值成为1at％以上且40at％以下的方式，调整硅化物层所包含的pt和ni的比例和浓度分布，由此能够将肖特基位垒高度(φbn)控制为各种各样的值，其结果是，能够在肖特基势垒二极管获得所希望的特性。
17、[4]在上述[1]所述的肖特基势垒二极管的基础上，其特征在于，
18、所述pt浓度的峰值是30at％以下。
19、根据本专利技术的一个方式所涉及的上述[4]的肖特基势垒二极管，以使从硅化物层和硅层两者的界面向所述硅化物层侧50nm的厚度的硅化物层中的pt浓度的峰值、或者在所述硅化物层的厚度小于50nm的情况下所述硅化物层中的pt浓度的峰值成为1at％以上且30at％以下的方式，调整硅化物层所包含的pt和ni的比例和浓度分布，由此能够将肖特基位垒高度(φbn)控制为各种各样的值，其结果是，能够在肖特基势垒二极管获得所希望的特性。
20、[5]在上述[1]所述的肖特基势垒二极管的基础上，其特征在于，
21、所述pt浓度的峰值是20at％以下。
22、根据本专利技术的一个方式所涉及的上述[5]的肖特基势垒二极管，以使从硅化物层和硅层两者的界面向所述硅化物层侧50nm的厚度的硅化物层中的pt浓度的峰值、或者在所述硅化物层的厚度小于50nm的情况下所述硅化物层中的pt浓度的峰值成为1at％以上且20at％以下的方式，调整硅化物层所包含的pt和ni的比例和浓度分布，由此能够将肖特基位垒高度(φbn)控制为各种各样的值，其结果是，能够在肖特基势垒二极管获得所希望的特性。
23、[6]在上述[1]所述的肖特基势垒二极管的基础上，其特征在于，
24、所述pt浓度的峰值是10at％以下(或者7at％以下，或者5.5at％以下，或者4at％以下)。
25、根据本专利技术的一个方式所涉及的上述[6]的肖特基势垒二极管，以使从硅化物层和硅层两者的界面向所述硅化物层侧50nm的厚度的硅化物层中的pt浓度的峰值、或者在所述硅化物层的厚度小于50nm的情况下所述硅化物层中的pt浓度的峰值成为1at％以上且10at％以下的方式，调整硅化物层所包含的pt和ni的比例和浓度分布，由此能够将肖特基位垒高度(φbn)控制为各种各样的值，其结果是，能够在肖特基势垒二极管获得所希望的特性。
26、[7]在上述[1]至[6]中任一项所述的肖特基势垒二极管的基础上，其特征在于，
27、所述肖特基势垒二极管具有配置于所述硅化物层上的ptni合金层或者pt和ni的混合层。
28、根据本专利技术的一个方式所涉及的上述[7]的肖特基势垒二极管，在硅层上配置包含pt和ni的硅化物层，在硅化物层和硅层两者的界面具有pt。而且，调整硅化物层所包含的pt和ni的比例和浓度分布，由此能够将肖特基位垒高度(φbn)控制为各种各样的值，其结果是，能够在肖特基势垒二极管获得所希望的特性。
29、[8]在上述[1]至[7]中任一项所述的肖特基势垒二极管的基础上，其特征在于，
30、所述肖特基势垒二极管具有保护环，该保护环位于所述硅化物层的端部，并且配置于所述硅层内。
31、根据本专利技术的一个方式所涉及的上述[8]的肖特基势垒二极管，通过具有位于硅化物本文档来自技高网...
【技术保护点】
1.一种肖特基势垒二极管，其特征在于，
2.根据权利要求1所述的肖特基势垒二极管，其特征在于，
3.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
4.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
5.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
6.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
7.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
8.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
9.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
10.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，所述Pt浓度的峰值在所述硅化物层中的所述界面或者所述界面侧产生。
11.一种肖特基势垒二极管的制造方法，其特征在于，
12.一种肖特基势垒二极管的制造方法，其特征在于，
13.根据权利要求12所述的肖特基势垒二极管的制造方法，其特征在于，所述工序(b)是一边将所述硅层加热至
14.根据权利要求12所述的肖特基势垒二极管的制造方法，其特征在于，所述工序(b)是一边将所述硅层加热至100℃以上且250℃以下的温度一边在所述Pt硅化物层上形成Ni层的工序。
15.根据权利要求12所述的肖特基势垒二极管的制造方法，其特征在于，所述工序(b)是一边将所述硅层加热至100℃以上且250℃以下的温度一边在所述Pt硅化物层上使Ni层、Ti层、Mo层、Al层依次连续地成膜的工序。
16.根据权利要求11至14中任一项所述的肖特基势垒二极管的制造方法，其特征在于，在所述制造方法中，在所述工序(d)之后，具有除去所述PtNi合金层或者所述Pt和Ni的混合层的工序。
...【技术特征摘要】
【国外来华专利技术】
1.一种肖特基势垒二极管，其特征在于，
2.根据权利要求1所述的肖特基势垒二极管，其特征在于，
3.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
4.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
5.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
6.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
7.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
8.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
9.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
10.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，所述pt浓度的峰值在所述硅化物层中的所述界面或者所述界面侧产生。
11.一种肖特基势垒二极管的制造方法，其特征在于，
12.一种肖特基...
【专利技术属性】
技术研发人员：桥本将贵，末本龙二，仙田悟，
申请(专利权)人：新电元工业株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。