周边电路制造技术

本发明专利技术公开一种周边电路，适于配置于一具有一有源元件阵列的一基板 上。周边电路包括多数个第一测试垫、多数个第二测试垫及分别电性连接至有 源元件阵列的多数条第一配线与第二配线。各第一测试垫包括一第一导电层及 一与其电性连接的第二导电层。第一导电层电性连接至相邻的第一配线其中至 少之二。第二测试垫配置于第一测试垫与有源元件阵列之间，各第二测试垫包 括多数个第三导电层以及一与其电性连接的第四导电层。第一配线通过第三导 电层之间，并与第四导电层电性绝缘，且各第三导电层分别电性连接至相邻的 第二配线其中之一。

【技术实现步骤摘要】

本专利技术是有关于一种液晶显示器，且特别是有关于一种配置于液晶显示器 的有源元件阵列基板上的周边电路。
技术介绍
现今社会多媒体技术相当发达，多半受惠于半导体元件与显示装置的进 步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优 越特性的液晶显示器已逐渐成为市场的主流。以薄膜晶体管液晶显示模组(TFT-LCD module)而言，其主要由一液晶显 示面板(liquid crystal display panel)及一背光模组(backlight module)所构成。 其中，液晶显示面板通常是由一薄膜晶体管阵列基板(thin film transistor array substrate)、 一彩色滤光基板(color filter substrate)与配置于此两基板间的一 液晶层所构成，而背光模组用以提供此液晶显示面板所需的面光源，以使液晶 显示模组达到显示的效果。薄膜晶体管阵列基板可分为显示区(display region)与周边线路区 (peripheral circuit region)，其中在显示区上配置有以阵列排列的多数个像素 单元，而每一像素单元包括薄膜晶体管以及与薄膜晶体管连接的像素电极 (pixel dectrode)。另外，在周边线路区与显示区上配置有多数条扫描配线(scan line)与数据配线(data line)，其中每一个像素单元的薄膜晶体管由对应的扫 描配线与数据配线所控制。在完成薄膜晶体管阵列基板的制程后，通常会对薄膜晶体管阵列基板上的 像素单元进行电性检测，以判断像素单元可否正常运作。当像素单元无法正常 运作时，便可对于不良的元件(如薄膜晶体管或像素电极等)或线路进行修补。电性检测的方式通常是以探针测试周边线路。详细来说，周边线路具有多 数个电性连接至扫描配线与数据配线的测试垫，而探针接触各测试垫并发出一测试信号即可测出各像素单元是否可正常运作。然而，现在的液晶显示器皆朝 小型化、高解析度的方向发展，使得像素单元的密度愈来愈高，而测试垫的宽 度也因此愈来愈小。若测试垫的宽度小于探针尺寸，则会使探针无法准确量测 到每一条扫描配线或数据配线。换言之，单一探针有可能同时接触到相邻的两 个测试垫，如此会造成有源元件阵列的瑕疵无法被发现并修补。
技术实现思路
本专利技术提供一种周边电路，可用以测试高密度的有源元件阵列。 为解决上述问题，本专利技术提出一种周边电路，适于配置于一具有一有源元 件阵列的一基板上，基板具有一有源元件阵列，而周边电路与有源元件阵列电性连接。周边电路包括多数条第一配线(trace)、多数条第二配线、多数个第 一测试垫以及多数个第二测试垫。各第一配线与各第二配线分别电性连接至有 源元件阵列。各第一测试垫包括一第一导电层以及一第二导电层。第一导电层 电性连接至相邻的第一配线其中至少之二。第二导电层配置于第一导电层上， 并与第一导电层电性连接。第二测试垫配置于第一测试垫与有源元件阵列之 间，各第二测试垫包括多数个第三导电层以及一第四导电层。第一配线通过第 三导电层之间，且各第三导电层分别电性连接至相邻的第二配线其中之一。第 四导电层配置于第三导电层上，并与第三导电层电性连接，且第四导电层与第 一配线为电性绝缘。在本专利技术的一实施例中，上述各第二测试垫的第三导电层的数量为二，且 电性连接至各第一测试垫的第一配线的数量为二。在本专利技术的一实施例中，上述第一配线与第二配线为交错排列。 在本专利技术的一实施例中，上述通过各第二测试垫的第三导电层之间的第一 配线的数量为二，且第一配线分别电性连接至两相邻的第一测试垫的第一导电 层其中之一。在本专利技术的一实施例中，上述周边电路还包括一第一控制垫、 一第二控制 垫、多数个第一开关元件以及多数个第二开关元件。第一开关元件电性连接至 第一控制垫，而第二开关元件电性连接至第二控制垫。连接至同一第一测试垫 的第一配线分别经由第一开关元件其中之一与第二开关元件其中之一而电性连接至有源元件阵列，且连接至同一第二测试垫的第二配线分别经由第一开关 元件其中之一与第二开关元件其中之一而电性连接至有源元件阵列。在本专利技术的一实施例中，上述各第二测试垫的第三导电层的数量为三，且 电性连接至各第一测试垫的第一配线的数量为三。在本专利技术的一实施例中，上述第一配线与第二配线为交错排列。 在本专利技术的一实施例中，上述周边电路还包括一第一控制垫、 一第二控制 垫、 一第三控制垫、多数个第一开关元件、多数个第二开关元件以及多数个第 三开关元件。第一开关元件电性连接至第一控制垫，第二开关元件电性连接至 第二控制垫，而第三开关元件电性连接至第三控制垫，其中连接至同一第一测 试垫的第一配线分别经由第一开关元件其中之一、第二开关元件其中之一与第 三开关元件其中之一而电性连接至有源元件阵列，且连接至同一第二测试垫的 第二配线分别经由第一开关元件其中之一、第二开关元件其中之一与第三开关 元件其中之一而电性连接至有源元件阵列。在本专利技术的一实施例中，上述周边电路还包括多数条第三配线以及多数个 第三测试垫。第三配线电性连接至有源元件阵列。第三测试垫配置于第二测试 垫与有源元件阵列之间，各第三测试垫包括多数个第五导电层以及一第六导电 层。第一配线与第二配线通过第五导电层之间，且各第五导电层分别电性连接 至相邻的第三配线其中之一。第六导电层配置于第五导电层上，并与第五导电 层电性连接，且第六导电层与第一配线及第二配线为电性绝缘。在本专利技术的一实施例中，上述第一配线、第二配线与第三配线为交错排列。 在本专利技术的一实施例中，上述第一配线、第二配线与第三配线为液晶显示 器的扫描配线。在本专利技术的一实施例中，上述第一配线、第二配线与第三配线为液晶显示 器的数据配线。本专利技术因采用多线共测的方式，使第一测试垫、第二测试垫以及第三测试 垫的宽度增加，因此和现有技术相较之下，本专利技术的周边电路可用来测试密度 更高的有源元件阵列。此外，本专利技术更在第一配线、第二配线以及第三配线上 分别配置有第一开关元件、第二开关元件以及第三开关元件，并以第一控制垫、 第二控制垫以及第三控制垫控制第一开关元件、第二开关元件以及第三开关元件，如此可更精确的测得有源元件阵列中的瑕疵，以利于进行后续修补的动作。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本发 明的具体实施方式作详细说明，其中图1为本专利技术第一实施例中周边电路的配置示意图。图2为图1中周边电路的放大示意图。图3为图1中第一配线的另一种配置方式的示意图。图4为本专利技术第二实施例中周边电路的示意图。图5为本专利技术第三实施例中周边电路的示意图。图6为本专利技术第四实施例中周边电路的示意图。图7为本专利技术第五实施例中周边电路的示意图。图8为本专利技术第六实施例中周边电路及扫描配线的示意图。主要元件符号说明50:基板60:有源元件阵列 70:扫描配线100、100a、 100b、110a:第一配线110b:第二配线IIOC:第三配线120a:第一测试垫122a:第一导电层124a:第二导电层120b:第二测试垫122b:第三导电层124b:第四导电层120c:第三测试垫122c:第五导电层124c:第六导电层130a:第一控制垫130b:第二控制垫130C:第三控制本文档来自技高网...

【技术保护点】
一种周边电路，适于配置于一具有一有源元件阵列的一基板上，而该周边电路与该有源元件阵列电性连接，该周边电路包括：　多数条第一配线；　多数条第二配线，其中各该第一配线与各该第二配线分别电性连接至该有源元件阵列；　多数个第一测试 垫，其中各该第一测试垫包括：　一第一导电层，电性连接至相邻的该些第一配线其中至少之二；　一第二导电层，配置于该第一导电层上，并与该第一导电层电性连接；　多数个第二测试垫，配置于该些第一测试垫与该有源元件阵列之间，各该第二测 试垫包括：　多数个第三导电层，其中该些第一配线通过该些第三导电层之间，且各该第三导电层分别电性连接至相邻的该些第二配线其中之一；以及　一第四导电层，配置于该些第三导电层上，并与该些第三导电层电性连接，且该第四导电层与该些第一配线 为电性绝缘。

【技术特征摘要】

【专利技术属性】
技术研发人员：林恒昌，王裕芳，黄铭岗，林志坤，
申请(专利权)人：中华映管股份有限公司，
类型：发明
国别省市：71