一种电路和计算装置制造方法及图纸

本申请提出一种电路和计算装置，该电路包括：第一逻辑电路和第一测试逻辑电路，其中，对第一逻辑电路的输出端口插入额外的第一测试逻辑电路，该额外的第一测试逻辑电路可以阻挡电路中X源的继续传播。基于本申请中提供的第一逻辑电路，通过插入较少的额外的第一测试逻辑电路便可以阻挡X源的继续传播，从而减少了对芯片中的面积的占用，因此可以降低芯片的制造成本。

【技术实现步骤摘要】

本申请实施例涉及芯片测试领域，具体的，涉及一种电路、电路中插入测试逻辑电路的方法和计算装置。

技术介绍

1、在整个芯片从设计到生产的流程中，芯片测试的主要任务就是挑选出有缺陷的芯片。为了提高芯片的可测试性，会在芯片设计流程中添加可测试性设计(design fortestability，dft)结构。其中一种方式为内建自测试结构(built-in self test，bist)，bist技术指的是：在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备(automatic test equipment，ate)的依赖程度。bist技术根据测试的电路结构类型可以分为存储内建自测试结构(memory bist，mbist)和逻辑内建自测试结构(logic bist，lbist)。

2、通常情况下，影响lbist测试覆盖率及测试时间的主要因素是电路中未知的逻辑值x(以下称作“x源”)。由于lbist中的多输入移位寄存器(multi-input shift register，misr)结构中的运算主要为“异或”，因此只本文档来自技高网...

【技术保护点】

1.一种电路，其特征在于，所述电路包括：第一逻辑电路和第一测试逻辑电路，其中，

2.根据权利要求1所述的电路，其特征在于，所述第一逻辑电路包括K个第一子逻辑电路和一个第二子逻辑电路，所述K为大于或者等于2的整数，所述K个第一子逻辑电路中的每个第一子逻辑电路包括至少一个输入端口和一个输出端口，所述K个第一子逻辑电路的K个输出端口与所述第二子逻辑电路的输入端口耦合，所述第二子逻辑电路包括一个输出端口，所述K个第一子逻辑电路包括的输入端口为所述M个输入端口，所述第二子逻辑电路的输出端口为所述第一逻辑电路的输出端口，

3.根据权利要求1或2所述的电路，其特征在于，所述第一...

【技术特征摘要】

1.一种电路，其特征在于，所述电路包括：第一逻辑电路和第一测试逻辑电路，其中，

2.根据权利要求1所述的电路，其特征在于，所述第一逻辑电路包括k个第一子逻辑电路和一个第二子逻辑电路，所述k为大于或者等于2的整数，所述k个第一子逻辑电路中的每个第一子逻辑电路包括至少一个输入端口和一个输出端口，所述k个第一子逻辑电路的k个输出端口与所述第二子逻辑电路的输入端口耦合，所述第二子逻辑电路包括一个输出端口，所述k个第一子逻辑电路包括的输入端口为所述m个输入端口，所述第二子逻辑电路的输出端口为所述第一逻辑电路的输出端口，

3.根据权利要求1或2所述的电路，其特征在于，所述第一逻辑电路到达所述电路的主输出或者到达所述电路中的寄存器时，经过所述电路中组合逻辑门电路的数量小于或者等于第一阈值。

4.一种电路，其特征在于，所述电路包括：第二逻辑电路和第二测试逻辑电路，其中，

5.根据权利要求4所述的电路，其特征在于，所述第二逻辑电路包括n个第三子逻辑电路和至少两个第四子逻辑电路，所述n为大于或者等于2的整数，

6.根据权利要求5所述的电路，其特征在于，所述p-1个输入端口包括第七输入端口，所述第七输入端口的输入信号为所述x源信号，其中，所述第七输入端口与所述n个第三子逻辑电路中的至少两个第三子逻辑电路的输入端口耦合。

7.根据权利要求4至6中任一项所述的电路，其特征在于，所述第二逻辑电路到达所述电路的主输出或者到达所述电路中的寄存器时，经过所述电路中组合逻辑门电路的数量小于或者等于第二阈值。

8.一种电路，其特征在于，所述电路包括：第一寄存器和第三测试逻辑电路，

9.根据权利要求8所述的电路，其特征在于，所述第三测试逻辑电路为二选一数据选择器。

10.一种电路中插入测试逻辑电路的方法，其特征在于，包括：

11.根据权利要求10所述的方法，其特征在于，所述确定第一逻辑电路，包括：

12.根据权利要求10或11所述的方法，其特征在于，所述第一逻辑电路到达所述...

【专利技术属性】
技术研发人员：杨玉鑫，王乃行，张雨，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：