静电放电防护结构制造技术

本发明专利技术提供一种静电放电防护结构。第一N型阱区形成在P型半导体基板上方。第一P型阱区及第二N型阱区形成在第一N型阱区上方。多个第一装置区域形成在第一P型阱区上方。每个第一装置区域包括在第一方向上延伸的多个P型鳍片。在每个第一装置区域中，多个P型鳍片分割为多个第一群组。第二装置区域形成在第一P型阱区上方，并且包括在第一方向上延伸的多个N型鳍片，且被多个第一装置区域围绕。当存在静电放电事件时，静电放电电流依序流经多个P型鳍片、第一P型阱区以及多个N型鳍片。

【技术实现步骤摘要】

本专利技术是关于一种静电放电(electrostatic discharge,esd)防护结构，特别是关于一种具有基于鳍片的esd二极管的esd防护结构。

技术介绍

1、对于集成电路(integrated circuit,ic)而言，静电放电(electrostaticdischarge,esd)事件是重要的可靠度议题。为了满足元件级(component-level)esd可靠度的需求，晶载(on-chip)esd防护电路被实施于ic的输入/输出(i/o)单元(cell)及电源/接地单元中。

2、随着ic的持续小型化，ic越来越多地包括强大且高效的板载(on-board)数据储存与逻辑电路以用于信号控制及处理。在ic的发展过程中，功能密度(即：每单位晶片面积的互连装置的数量)通常会增加，而几何尺寸(即：使用制造工艺所能创建的最小组件(或线路))则会减少。然而，先进的ic也变得更容易受到esd伤害。当多余的电荷从i/o接脚(pin)传输到集成电路的速度太快时，就会发生esd现象，进而伤害内部电路。因此，晶片上建构了esd防护结构及电路，以保护ic本文档来自技高网...

【技术保护点】

1.一种静电放电防护结构，其特征在于，包括：

2.如权利要求1所述的静电放电防护结构，其特征在于，更包括：

3.如权利要求1所述的静电放电防护结构，其特征在于，更包括：

4.如权利要求1所述的静电放电防护结构，其特征在于，上述第一金属线电连接至一接地焊垫，并且上述第二金属线电连接至一输入或输出焊垫。

5.如权利要求1所述的静电放电防护结构，其特征在于，一PN结形成在上述第一P型阱区与上述N型鳍片之间。

6.如权利要求1所述的静电放电防护结构，其特征在于，在上述每一个第一装置区域中，上述第一群组具有不同数量的上述P型鳍片，并且在上...

【技术特征摘要】

1.一种静电放电防护结构，其特征在于，包括：

2.如权利要求1所述的静电放电防护结构，其特征在于，更包括：

3.如权利要求1所述的静电放电防护结构，其特征在于，更包括：

4.如权利要求1所述的静电放电防护结构，其特征在于，上述第一金属线电连接至一接地焊垫，并且上述第二金属线电连接至一输入或输出焊垫。

5.如权利要求1所述的静电放电防护结构，其特征在于，一pn结形成在上述第一p型阱区与上述n型鳍片之间。

6.如权利要求1所述的静电放电防护结构，其特征在于，在上述每一个第一装置区域中，上述第一群组具有不同数量的上述p型鳍片，并且在上述第二装置区域中，上述第二群组具有不同数量的上述n型鳍片。

7.如权利要求1所述的静电放电防护结构，其特征在于，在上述每一个第一装置区域中，上述第一群组具有相同数量的上述p型鳍片，并且在上述第二装置区域中，上述第二群组具有相同数量的上述n型鳍片。

8.如权利要求1所述的静电放电防护结构，其特征在于，在上述每一个第一装置区域中，不同的上述第一群组的相邻的两个上述p型鳍片之间的一距离，大于相同的上述第一群组的相邻的两个上述p型鳍片之间的一距离。

9.如权利要求1所述的静电放电防护结构，其特征在于，在上述第二装置区域中，不同的上述第二群组的相邻的两个上述n型鳍片之间的一距离，大于相同的上述第二群组的相邻的两个上述n型鳍片之间的一距离。

10.如权利要求1所述的静电放电防护结构，其特征在于，上述第二装置区域夹设于上述第一装置区域之间，并且在上述第一方向上，上述第一装置区域的上述p型鳍片长于上述第二装置区域的上述n型鳍片。

11.一种静电放电防护结构，其特征在于，包括：

<...

【专利技术属性】
技术研发人员：黄瀚生，黄柏狮，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：