基于多DSP并行处理的大容量图像数据实时压缩设备制造技术

本实用新型专利技术涉及信息处理领域，特别涉及基于多ＤＳＰ并行处理的大容量图像数据实时压缩设备，采用多ＤＳＰ并行处理结构完成大容量图像数据的实时压缩，根据任务分配和数据耦合方式，选择ＦＰＧＡ作为数据转换和ＤＳＰ管理器件，将相机输出的图像数据并行进入数据压缩机的各ＤＳＰ，ＦＰＧＡ基本不做处理。各ＤＳＰ压缩后的码流并行输出到ＦＰＧＡ，ＦＰＧＡ做并串转换后串行输出，因此各ＤＳＰ之间基本没有耦合。该设备具有数据处理能力强、并行性能好、可靠性高、易于扩展的优点，除可应用于一般实时图像压缩场合外，重点是可应用于卫星遥感、高空摄影等图像输入码速率高以及对重建图像质量、设备可靠性等方面有特殊要求的场合。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及信息处理领域，特别涉及基于多DSP并行处理 的大容量图像数据实时压縮设备。
技术介绍
对于大容量图像数据的实时压縮技术，由于数据量大且压縮算法 复杂，需要硬件配合来提升算法运算速度。目前最广为采用的硬件实现方法包括(1) 多FPGA的方案。即通过多个FPGA (Field Programmable Gate Array,现场可编程 门阵列)并行地对图像数据进行处理，该设计的好处是能够较好的满 足图像压縮算法要求，同时存在如下一些弊端a) 成本居高不下。在很多特殊应用场合，如卫星遥感、高空摄 影等，需要采用宇航级或军品级器件，而这一层次的FPGA的价格远 远高于DSP (Digital Signal Processor,数字信号处理器)。建立在多 FPGA结构体系上的硬件系统，其成本难以降低。b) 单粒子翻转效应。当高能带电粒子产生的重离子通过微电子 器件时，容易产生电离，发生单粒子翻转效应，其导致的系统逻辑状 态混乱，可能产生严重后果。多FPGA设计中，计算分解为FPGA内 部大量基本逻辑门的运算。在空间环境中，这种结构加重了产生的逻 辑门翻转效应的可能。(2) 基于ASIC (Application Specific Intergrated Circuits,专用集成电路)专用芯片的方案。在小波图像压縮方面，主要有AD公司生成的ADV系列芯片， 如ADV611/ADV612、 ADV202等，如ADV202采用JPEG2000压縮 算法，支持最高6级的9/7和5/3小波变换，内部包含一个专用的小 波引擎，3个熵编码器， 一个片内存储系统和一个嵌入式RISC处理 器，在可逆模式下，ADV202能以40M byte/秒的速度处理图像，如 果用于不可逆模式，采样速度可达65Mbyte/秒，满足PAL/NTSC等 多种视频要求。从对ADV202的使用来看，附以相应的外部RAM和外围接口， 能获得良好的图像质量和满足要求的运算速度。ADV202的缺陷是a) 只有专业级芯片，没有军品级和宇航级，可靠性方面存在隐患。b) 在恶劣的环境中，ADV202的抗辐照性能和抗单粒子翻转能 力都不能提供有力的保证。c) 专业级芯片在严格的应用场合，使用前需要进行筛选，目前 国内尚没有此筛选能力。而依托国外进行筛选，有器件封锁、保密等 诸多方面的考虑。d) 自行研制出具有相当性能指标并能满足宇航要求的ASIC设 计周期长，造价昂贵且风险高，成本也非常高。本技术克服了以上方案存在的问题，设计了一种基于多DSP 并行处理结构的大容量图像数据实时压縮设备。采用多DSP实现图 像实时压縮具有如下优点a) DSP在数字图像处理领域具有优势。经测试，TMS320C641X 型DSP在600MHz主频下，只用50%的运算能力就可以同时进行单通道MPEG-4视频编码、单通道MPEG-4视频解码和单通道MPEG-2视频解码的处理。b) DSP在图像压縮算法实现过程中具有独特的优势。根据各自的结构特点，DSP适合需要复杂算法的应用领域，如多重if-then-else结构，而FPGA更适合前端(传感器)的应用，例如FIR滤波、CORDIC算法或FFT (Fast Fourier Transformation快速傅里叶变换)等。对于图像压縮算法，尤其是变换后的编码算法，有很多的循环、条件、跳转等操作，结构相当复杂，这些都更适合于DSP实现。c) DSP具有高性能的并行处理能力。如TI公司的TMS320C6000系列DSP，片内有8个并行处理的功能单元6个加法器和2个专门的硬件乘法器，8个功能单元在一个周期内最多可以同时执行8条32位指令。实际执行情况取决于并行算法设计的优劣，这给予开发人员充分发挥智慧和创造性的空间。开发人员可以结合算法和DSP并行处理能力，开发出高性能的并行算法，并采用DSP代码优化方法，大幅提高算法实现速度。d) DSP成本相对FPGA较低。宇航级或军品级的FPGA价格远远高于DSP。由于基数较大，处理器价格差异带来的成本差异非常大。
技术实现思路
本技术克服了上述缺点，提供了一种基于多DSP并行处理的大容量图像数据实时压縮设备，以满足卫星遥感、高空摄影等应用场合的大容量图像数据处理的需求。本技术解决其技术问题所采取的技术方案是 一种基于多DSP并行处理结构的大容量图像数据实时压縮设备，包括基于多个DSP并行结构的图像压縮处理单元、基于FPGA的设备管理单元，所述FPGA的数据输入端通过相连的高速接口接收图像数据，所述DSP 与FPGA之间通过HPI接口、 GPIO接口和McBSP串口相连，所述 FPGA还连接有FLASH程序存储单元。将多DSP可以菊花链方式串接在一起形成一个JTAG仿真链， 在连接在所述FPGA上。所述各DSP的各JTAG引脚连接到FPGA，所述FPGA同时连接 有JTAG接口仿真器。所述高速接口可采用LVDS接口单元。 所述FPGA还可连接有多片外部数据缓存单元。 本技术针对一些应用场合图像输入码速率高以及对重建图 像高保真的特殊要求，该设备采用多DSP并行处理结构完成大容量 图像数据的实时压縮，根据任务分配和数据耦合方式，选择FPGA作 为数据转换和DSP管理器件，将相机输出的图像数据并行进入数据 压縮机的各DSP， FPGA基本不做处理。各DSP压縮后的码流并行 输出到FPGA， FPGA做并串转换后串行输出，因此各DSP之间基本 没有耦合。该设备具有数据处理能力强、并行性能好、可靠性高、易 于扩展的优点，除可应用于一般实时图像压縮场合外，重点是可应用于卫星遥感、高空摄影等图像输入码速率高以及对重建图像质量、设 备可靠性等方面有特殊要求的场合。附图说明图1是本技术的总体结构框图。图2是本技术的McBSP结构框图。图3是本技术的数据输出接口电路时序图。图4是本技术的数据输出接口电路。图5是本技术的多DSP的菊花链方式JTAG接口电路。具体实施方式如图1中所示，是基于多DSP并行处理结构的大容量图像数据实时压縮设备的总体结构框图。n路串行CCD数据通过LVDS (LowVoltage Differential Signaling低压差分信号)接口多路并行进入FPGA进行时序转换，多个并行的DSP分别通过两个串口以EDMA(Extend Direct Memory Access扩展的直接存储器访问)方式从FPGA读取两路相机数据并缓存、压縮编码，整个数据压縮系统需要(int)((n+l)/2)个DSP并行处理。压縮后码流数据通过串口输出到FPGA， FPGA重新缓存、组帧、时序转换后输出。本技术控制器件FPGA完成数据流的管理和对各个DSP的管理，相机输出的图像数据并行进入数据压縮机的各DSP， FPGA基本不做处理。各DSP压縮后的码流并行输出到FPGA， FPGA做并串转换后串行输出，因此各DSP之间基本没有耦合。FPGA与DSP的连接有三种方式HPI (Host Port Interface主机口)、 GPIO (General Purpose Input/Output通用输入/输出外设)和McBSP (Multi-channel B本文档来自技高网...

【技术保护点】
一种基于多ＤＳＰ并行处理结构的大容量图像数据实时压缩设备，其特征在于：包括基于多个ＤＳＰ并行结构的图像压缩处理单元、基于ＦＰＧＡ的设备管理单元，所述ＦＰＧＡ的数据输入端通过相连的高速接口接收图像数据，所述ＤＳＰ与ＦＰＧＡ之间通过ＨＰＩ接口、ＧＰＩＯ接口和ＭｃＢＳＰ串口相连，所述ＦＰＧＡ还连接有ＦＬＡＳＨ程序存储单元。

【技术特征摘要】
1. 一种基于多DSP并行处理结构的大容量图像数据实时压缩设备，其特征在于包括基于多个DSP并行结构的图像压缩处理单元、基于FPGA的设备管理单元，所述FPGA的数据输入端通过相连的高速接口接收图像数据，所述DSP与FPGA之间通过HPI接口、GPIO接口和McBSP串口相连，所述FPGA还连接有FLASH程序存储单元。2. 根据权利要求1所述的基于多DSP并行处理结构的大容量图 像数据实时压縮设备，其特征在于将多DSP以菊花链方式串接在 一起形成一个JTAG仿真链，在连接...

【专利技术属性】
技术研发人员：罗武胜，杜列波，肖学敏，鲁琴，胡冰，杨建伟，王继东，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：实用新型
国别省市：43[中国|湖南]