【技术实现步骤摘要】
该领域是关于经堆叠和电互连的结构及其形成方法。特别地，该领域是关于与界面结构连接的元件(例如半导体晶粒)，其中该界面结构定义一个或多个被动电子部件，诸如均衡电路。
技术介绍
1、被动电子部件在系统板级、封装级及/或装置晶片级可能是重要的。在各种系统中，被动部件可用于实现较大电子系统的信号及/或电力完整性。例如，各种电子系统可能经历频率相关的信号损失，例如当信号从一个部件传送到另一个部件时。例如，各种高速信号装置(例如高带宽记忆体装置)可以利用中介物在记忆体晶粒(或记忆体晶粒的堆叠)和一个或多个相应的处理器晶粒之间传送信号。根据操作速度和通道长度，沿着每个通道的信号可能由于与频率相关的损失而衰减或以至少部分地基于信号行进的距离及/或用于电连接记忆体晶粒和处理器晶粒的材料的其他方式失去信号完整性。
2、因此，对改善将诸如被动部件的电气部件结合到电子系统或封装中仍然有着持续的需要。
技术实现思路
【技术保护点】
1.一种经堆叠且电互连的结构，包括：
2.根据权利要求1所述的结构，其中所述电阻电路径包括所述第一接触衬垫和所述第二接触衬垫之间的导电界面特征，并且其中所述电容电路径包括所述第一接触衬垫和所述第二接触衬垫之间的第一介电间隙。
3.根据权利要求2所述的结构，其中所述第一介电间隙相关于所述导电界面特征而设置。
4.根据权利要求2到3中任一项所述的结构，其中所述导电界面特征包括细长界面特征，其中所述细长界面特征的长度大于所述细长界面特征的宽度。
5.根据权利要求4所述的结构，其中所述被动均衡器包括在所述第一接触衬垫和所述第二接...
【技术特征摘要】
1.一种经堆叠且电互连的结构，包括：
2.根据权利要求1所述的结构，其中所述电阻电路径包括所述第一接触衬垫和所述第二接触衬垫之间的导电界面特征，并且其中所述电容电路径包括所述第一接触衬垫和所述第二接触衬垫之间的第一介电间隙。
3.根据权利要求2所述的结构，其中所述第一介电间隙相关于所述导电界面特征而设置。
4.根据权利要求2到3中任一项所述的结构，其中所述导电界面特征包括细长界面特征，其中所述细长界面特征的长度大于所述细长界面特征的宽度。
5.根据权利要求4所述的结构，其中所述被动均衡器包括在所述第一接触衬垫和所述第二接触衬垫之间的第二导电界面特征，所述第二导电界面特征包括第二细长界面特征，其中所述第二细长界面特征系相对于所述第一导电界面特征以交叉方向设置。
6.根据权利要求5所述的结构，其中所述导电界面特征直接地结合到所述第二导电界面特征而没有中间黏合剂。
7.根据权利要求2到6中任一项所述的结构，其中所述电容电路径还包括在所述导电界面特征和所述第二接触衬垫之间的第二介电间隙。
8.根据权利要求2到7中任一项所述的结构，其中所述电阻电路径在所述导电界面特征的至少一部分上定义接触面积，并且其中所述电容电路径在所述第一接触衬垫和所述第二接触衬垫的重叠部分之间定义电容面积，所述电容面积大于所述接触面积。
9.根据权利要求8所述的结构，其中所述电容区域与所述接触区域的比例为至少50:1。
10.根据权利要求9所述的结构，其中所述比例在150:1至50,000:1的范围内。
11.根据权利要求2到10中任一项所述的结构，其中所述第一介电间隙包括氧化硅。
12.根据权利要求2到11中任一项所述的结构，其中所述第一介电间隙的介电常数在2至9的范围内。
13.根据权利要求2到12中任一项所述的结构，其中所述导电界面特征包括金属氮化物阻障材料。
14.根据权利要求1至13中任一项所述的结构，其中所述第一元件包括整合装置晶粒，并且所述第二元件包括中介物。
15.根据权利要求14所述的结构，其中所述整合装置晶粒包括一个或多个通信晶粒、一个或多个记忆体晶粒或一个或多个处理器晶粒。
16.根据权利要求1至15中任一项所述的结构，其中所述第一接触衬垫的主要尺寸在30微米至120微米的范围内。
17.根据权利要求1至16中任一项所述的结构，其中所述电阻电路径具有在5欧姆至70欧姆范围内的有效电阻。
18.根据权利要求1至17中任一项所述的结构，其中所述电容电路径具有在0.2pf至50pf的范围内的有效电容。
19.根据权利要求1至18中任一项所述的结构，其中所述第一元件和所述第二元件彼此直接结合。
20.根据权利要求1至19中任一项所述的结构，其中所述界面结构包括整合在所述界面结构内的等效均衡电路，所述等效均衡电路被配置为调整包括所述等效均衡电路和有损耗传输线之通道的频率响应。
21.一种经堆叠且电互...
【专利技术属性】
技术研发人员：黄少武，贾维尔·迪拉克鲁兹，
申请(专利权)人：艾德亚半导体接合科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。