优化门级网表中触发器尺寸的方法、电子设备和介质技术

本发明专利技术涉及芯片技术领域，尤其涉及一种优化门级网表中触发器尺寸的方法、电子设备和介质，方法包括：步骤S1、对芯片设计代码进行编译和映射，基于预设工艺的标准单元库生成映射后的门级网表；步骤S2、从所述映射后的门级网表中获取所有触发器对应的标准单元{F<subgt;1</subgt;,F<subgt;2</subgt;,…,F<subgt;n</subgt;,…,F<subgt;N</subgt;}；步骤S3、将所述映射后的门级网表中的每一F<subgt;n</subgt;均替换（f<subgt;n</subgt;,B<subgt;n</subgt;）的组合结构，生成替换后的门级网表；步骤S4、对所述替换后的门级网表进行逻辑优化，基于F<subgt;n</subgt;对应的负载大小调整B<subgt;n</subgt;，生成逻辑优化后的门级网表。本发明专利技术减小了芯片面积和芯片功耗，提高了芯片性能。

【技术实现步骤摘要】

本专利技术涉及芯片，尤其涉及一种优化门级网表中触发器尺寸的方法、电子设备和介质。

技术介绍

1、芯片设计中，存在大量的触发器（flip-flop），一个触发器通常连接组合逻辑电路，组合连接电路之后再连接一个触发器。触发器还需连接时钟信号，做时钟同步。在生成门级网表的过程中，综合工具通常会基于每一触发器所连接的组合电路的负载大小在门级网表中生成对应大小的触发器标准单元，用于实现数据存储功能以及驱动触发器所连接的负载的功能。但是，触发器擅长存储数据，但并不擅长驱动负载，且触发器本身包含的晶体管较多，所需占用的面积较大。现有技术中他通常直接根据触发器连接的负载来增大综合网表中触发器尺寸，会更加增大触发器尺寸。触发器标准单元尺寸越大，所需占用的面积越大、对应的功耗越大，芯片性能越差。在布局布线阶段，触发器标准单元尺寸越大，生成的用于连接时钟信号的驱动触发器的缓冲器（buffer）也越大，从而使得生成的时钟树的所占用的面积越大、功耗越大，芯片性能越差。由此可知，如何优化门级网表中触发器，减小芯片面积和芯片功耗，提高芯片性能成为亟待解决的技术问题。

<本文档来自技高网...

【技术保护点】

1.一种优化门级网表中触发器尺寸的方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，

3.根据权利要求1所述的方法，其特征在于，

4.根据权利要求1所述的方法，其特征在于，

5.根据权利要求4所述的方法，其特征在于，

6.根据权利要求1所述的方法，其特征在于，

7.一种电子设备，其特征在于，包括：

8.一种计算机可读存储介质，其特征在于，存储有计算机可执行指令，所述计算机可执行指令用于执行前述权利要求1-6中任一项所述的方法。

【技术特征摘要】

1.一种优化门级网表中触发器尺寸的方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，

3.根据权利要求1所述的方法，其特征在于，

4.根据权利要求1所述的方法，其特征在于，

5.根据权利要求4所述的方...

【专利技术属性】
技术研发人员：刘凯峰，
申请(专利权)人：沐曦科技成都有限公司，
类型：发明
国别省市：