一种FPGA跨时钟分析检测方法技术

本发明专利技术涉及FPGA测试技术领域，具体涉及一种FPGA跨时钟分析检测方法；将Verilog和VHDL模块源文件输入到解析器模块，对HDL代码进行语法分析，并进行逻辑综合，生成网表数据；根据网表数据，分析设计中的时钟域，提取设计时钟信号、分析内部产生时钟、划分时钟域；收集顶层模块所有时钟信号，通过递归遍历时钟信号收集影响的信号；通过收集到的时钟信号对应的信号进行判断；采用规则集方式进行跨时钟域问题的分类检测；通过收集到时钟信号对应的影响的器件、线网信息，通过遍历信号、器件、线网，生成关系型数据结果，并生成以网表形式的数据，通过上述方式，实现能够快速、自动、全面地检查RTL代码的结构，分析跨时钟域信号传递问题。

【技术实现步骤摘要】

本专利技术涉及fpga测试，尤其涉及一种fpga跨时钟分析检测方法。

技术介绍

1、在fpga及集成电路等可编程逻辑设计中，使用某一时钟对其他时钟域信号进行采样时，会出现跨时钟域问题。

2、现有的在fpga跨时钟分析检测过程中，检测较慢，且无法全面地检查rtl代码的结构。因此，提出一种能够快速、自动、全面地检查rtl代码的结构，分析跨时钟域信号传递问题的fpga跨时钟分析检测方法是十分有必要的。

技术实现思路

1、本专利技术的目的在于提供一种fpga跨时钟分析检测方法，能够快速、自动、全面地检查rtl代码的结构，分析跨时钟域信号传递问题。

2、为实现上述目的，本专利技术采用的一种fpga跨时钟分析检测方法，包括如下步骤：

3、将verilog和vhdl模块源文件输入到解析器模块，对hdl代码进行语法分析，并进行逻辑综合，生成网表数据；

4、根据网表数据，分析设计中的时钟域，提取设计时钟信号、分析内部产生时钟、划分时钟域；

5、收集顶层模块所有时钟信号本文档来自技高网...

【技术保护点】

1.一种FPGA跨时钟分析检测方法，其特征在于，包括如下步骤：

2.如权利要求1所述的FPGA跨时钟分析检测方法，其特征在于，在收集顶层模块所有时钟信号，通过递归遍历时钟信号收集影响的信号的步骤之后：

3.如权利要求2所述的FPGA跨时钟分析检测方法，其特征在于，在判断两个时钟信号是否属于同一时钟域的步骤中：

4.如权利要求3所述的FPGA跨时钟分析检测方法，其特征在于，在判断两个时钟信号是否有信号交互的步骤中：

5.如权利要求1所述的FPGA跨时钟分析检测方法，其特征在于，在通过收集到时钟信号对应的影响的器件、线网信息，通过遍历信号、器件...

【技术特征摘要】

1.一种fpga跨时钟分析检测方法，其特征在于，包括如下步骤：

2.如权利要求1所述的fpga跨时钟分析检测方法，其特征在于，在收集顶层模块所有时钟信号，通过递归遍历时钟信号收集影响的信号的步骤之后：

3.如权利要求2所述的fpga跨时钟分析检测方法，其特征在于，在判断两个时钟信号是否属于同一时钟域的步骤中：

4.如权利要求3所述的fpga跨时钟分析检测方法，其特征在于，在判断两个时钟信号...

【专利技术属性】
技术研发人员：周勋，
申请(专利权)人：成都迪真计算机科技有限公司，
类型：发明
国别省市：