存储装置、微电子部件以及用于制造存储装置的方法制造方法及图纸

本发明专利技术涉及存储装置、微电子部件以及用于制造存储装置的方法，该存储装置(100)包括与选择晶体管串联地电连接的至少一个存储堆叠部(158)，选择晶体管包括：‑半导体层(120)，半导体层的第一区(122)被叠置并形成沟道；‑静电控制栅极(110)和栅极介电层(112)，使得栅极介电层的多个部分各自布置在栅极(110)的一部分(106，108)与第一区中的一个第一区之间；‑介电间隔部(114)，介电间隔部抵靠栅极的侧壁布置；‑接触区域(116，118)，接触区域经由半导体层的第二区(124)电联接到第一区，半导体层的第二区在接触区域与间隔部之间延伸，接触区域中的一个接触区域(118)包括存储堆叠部；其中，第二区与第一区形成连续层。

【技术实现步骤摘要】

本专利技术涉及应用于先进cmos技术的微电子装置的领域。特别地，本专利技术涉及存储装置以及这种存储装置的制造，存储装置例如为1t1r型、1t1c型、2t1r型、2t1c型，例如为oxram(氧化物随机存取存储器(oxide random access memory)或氧化物基电阻式存储器(oxide-based resistive memory))类型、或者feram(铁电随机存取存储器(ferroelectric random access memory)或铁电层随机存取存储器(ferroelectriclayer random access memory))类型、或者cbram(导电桥接随机存取存储器(conductive-bridging random access memory)或导电桥随机存取存储器(conductive-bridge randomaccess memory))类型。

技术介绍

1、电子产品的小型化趋势正在不断增加，但该行业现在接近常规材料(例如硅)的尺寸极限。近来，由于2d材料独特的性质以及这些材料的层的非常小的厚度(可以被制造本文档来自技高网...

【技术保护点】

1.一种存储装置(100)，所述存储装置包括与选择晶体管串联地电连接的至少一个存储堆叠部(158)，所述存储装置(100)包括衬底(102)，在所述衬底上，所述选择晶体管包括：

2.根据权利要求1所述的存储装置(100)，其中，所述半导体层(120)包括二维材料或通过MOCVD、CVD或ALD沉积的任何其他半导体材料。

3.根据权利要求1所述的存储装置(100)，其中，

4.根据权利要求1所述的存储装置(100)，其中，所述选择晶体管使得所述半导体层(120)的第一区(122)中的每一个第一区被同一静电控制栅极(110)包围，或者被与包围所述半导体层(...

【技术特征摘要】

1.一种存储装置(100)，所述存储装置包括与选择晶体管串联地电连接的至少一个存储堆叠部(158)，所述存储装置(100)包括衬底(102)，在所述衬底上，所述选择晶体管包括：

2.根据权利要求1所述的存储装置(100)，其中，所述半导体层(120)包括二维材料或通过mocvd、cvd或ald沉积的任何其他半导体材料。

3.根据权利要求1所述的存储装置(100)，其中，

4.根据权利要求1所述的存储装置(100)，其中，所述选择晶体管使得所述半导体层(120)的第一区(122)中的每一个第一区被同一静电控制栅极(110)包围，或者被与包围所述半导体层(120)的其他区(122)的静电控制栅极不同的静电控制栅极(110)包围。

5.根据权利要求1所述的存储装置(100)，其中，所述选择晶体管还包括一个或多个介电区部(126)，所述一个或多个介电区部中的每一个介电区部布置在所述半导体层(120)的两个第一区(122)之间，使得所述介电区部(126)中的每一个介电区部被所述半导体层(120)的第一区(122)包围。

6.根据权利要求1所述的存储装置(100)，其中，所述选择晶体管还包括内介电间隔部(115)，所述内介电间隔部抵靠所述静电控制栅极(110)的一个或多个部分(108)的侧壁布置。

7.根据权利要求1所述的存储装置(100)，其中，所述存储堆叠部(158)包括铁电材料层或氧化物层或离子层。

8.一种微电子部件(1000)，所述微电...

【专利技术属性】
技术研发人员：西尔万·巴罗，雷米·科曲安迪，S·勒博，
申请(专利权)人：原子能和替代能源委员会，
类型：发明
国别省市：