发送器、存储器件和包括该发送器的半导体器件制造技术

技术编号:41784408 阅读:23 留言:0更新日期:2024-06-24 20:13
提供了发送器、存储器件和包括该发送器的半导体器件。发送器被配置为并行地接收第一数据至第N数据并且响应于相位彼此不同的第一时钟信号至第N时钟信号来顺序地输出第一数据至第N数据,其中N是至少为2的整数,发送器包括:第一数据选择器至第N数据选择器,包括与第一数据至第N数据对应的第一数据选择器和第二数据选择器,第一数据选择器至第N数据选择器中的每一者被配置为:对第一数据至第N数据中的一者和第一时钟信号至第N时钟信号执行逻辑运算并且输出多个数据选择信号;第一前置驱动器,与第一数据选择器至第N数据选择器当中的至少两个数据选择器对应,第一前置驱动器被配置为:从至少两个数据选择器接收多个数据选择信号。

【技术实现步骤摘要】

公开了发送器、存储器件和包括该发送器的半导体器件


技术介绍

1、诸如低功率双倍数据速率(lpddr)同步动态随机存取存储器(sdram)器件之类的存储器件可以通常用在诸如智能电话、平板个人计算机(pc)和超极本之类的各种各样电子装置中。


技术实现思路

1、实施例涉及一种发送器,所述发送器被配置为并行地接收第一数据至第n数据并且响应于相位彼此不同的第一时钟信号至第n时钟信号来顺序地输出所述第一数据至所述第n数据,其中n是至少为2的整数,所述发送器包括:第一数据选择器至第n数据选择器,所述第一数据选择器至所述第n数据选择器包括与所述第一数据至所述第n数据对应的第一数据选择器和第二数据选择器,所述第一数据选择器至所述第n数据选择器中的每一者被配置为:对所述第一数据至所述第n数据中的一者和所述第一时钟信号至所述第n时钟信号执行逻辑运算并且输出多个数据选择信号;第一前置驱动器,所述第一前置驱动器与所述第一数据选择器至所述第n数据选择器当中的至少两个数据选择器对应,所述第一前置驱动器被配置为:从所述至少两个数据选择器接本文档来自技高网...

【技术保护点】

1.一种发送器,所述发送器被配置为并行地接收第一数据至第N数据,并且响应于相位彼此不同的第一时钟信号至第N时钟信号来顺序地输出所述第一数据至所述第N数据,其中N是至少为2的整数,所述发送器包括:

2.根据权利要求1所述的发送器,其中:

3.根据权利要求1所述的发送器,其中:

4.根据权利要求3所述的发送器,其中,当通过所述上拉路径发送的所述第一组所述多个数据选择信号切换时,通过所述下拉路径发送的所述第二组所述多个数据选择信号不切换。

5.根据权利要求1所述的发送器,其中:

6.根据权利要求1所述的发送器,其中

7....

【技术特征摘要】

1.一种发送器,所述发送器被配置为并行地接收第一数据至第n数据,并且响应于相位彼此不同的第一时钟信号至第n时钟信号来顺序地输出所述第一数据至所述第n数据,其中n是至少为2的整数,所述发送器包括:

2.根据权利要求1所述的发送器,其中:

3.根据权利要求1所述的发送器,其中:

4.根据权利要求3所述的发送器,其中,当通过所述上拉路径发送的所述第一组所述多个数据选择信号切换时,通过所述下拉路径发送的所述第二组所述多个数据选择信号不切换。

5.根据权利要求1所述的发送器,其中:

6.根据权利要求1所述的发送器,其中:

7.根据权利要求6所述的发送器,其中:

8.根据权利要求1所述的发送器,其中,所述第一前置驱动器是与所述第一数据选择器和所述第二数据选择器对应设置的,并且所述第一前置驱动器包括:

9.根据权利要求8所述的发送器,其中,所述第一驱动器进一步被配置为:响应于所述第一上拉信号和所述第一下拉信号,在所述第一时钟信号的边沿定时处输出所述第一数据并且在所述第二时钟信号的边沿定时处输出所述第二数据。

10.根据权利要求8所述的发送器,其中:

11.根据权利要求10所述的发送器,所述发送器还包括:

12.根...

【专利技术属性】
技术研发人员:朴儁容金佳览金周焕卞辰瑫申殷昔赵泫润崔桢焕
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1