应用于存算一体的权值累加型模数转换器制造技术

本发明专利技术公开了应用于存算一体的权值累加型模数转换器，属于集成电路技术领域。本发明专利技术的权值累加型模数转换器包括输入选择器、第一电容阵列、第二电容阵列、第一开关阵列、第二开关阵列、第一共模开关、第二共模开关和权值累加型ADC逻辑电路。本发明专利技术将权值累加电路和模数转换电路相结合，利用逐次逼近模数转换器的权值电容实现电压权值累加操作，节省了传统权值累加电路所需面积，实现了低面积开销，利于集成；本发明专利技术提出的电压权值累加型模数转换器适用于存算一体芯片读出系统，不需要进行电流对减，因此整个电路系统没有负压传播，不需要针对负压设计额外的电路结构，结构简单，便于设计。

【技术实现步骤摘要】

本专利技术涉及应用于存算一体的权值累加型模数转换器，属于集成电路。

技术介绍

1、传统冯诺依曼架构为存算分离的结构，存在巨大的传输损耗，并且处理器和存储器之间有巨大的性能差距，由此引起了功耗墙和存储墙两大问题。而基于非冯诺依曼架构的存算一体芯片在存储器中嵌入计算能力，以新的运算架构进行矩阵乘法/加法运算，打破了存储墙和功耗墙。随着人工智能技术，大数据处理以及计算机视觉等领域的发展，对于计算机能效的要求不断提高，因此存算一体芯片凭借其高的能效比展现了独特的优势。

2、一个存算一体芯片中的存算阵列通常由许多的存算器件组成，每个存算器件存储对应的权重，将输入信号施加在存算器件上后，这些信号首先与对应的权重值进行乘法运算，并以电流的形式输出乘加运算结果，完成了矩阵乘法运算。为了满足计算精度需求，输入信号和权值通常是多比特的精度，为了实现正负权值的需求，存算阵列通常包括正列和负列，并将正列输出和负列输出进行对减，然后通过读出电路将电流值转换为数字信号传输给处理单元。

3、对于n bit精度的输入信号，通常需要输入n次，因此需要进行n位的权值累本文档来自技高网...

【技术保护点】

1.一种权值累加型模数转换器，其特征在于，包括输入选择器、电容阵列、开关阵列、共模开关、比较器和权值累加型ADC逻辑电路；电容阵列包括第一电容阵列和第二电容阵列，第一电容阵列和第二电容阵列均由N个权值电容组成；开关阵列包括第一开关阵列和第二开关阵列，第一开关阵列和第二开关阵列由N个开关组成；共模开关包括第一共模开关和第二共模开关；输入选择器控制输入电压VIP和VIN接入第一电容阵列或者第二电容阵列，电容阵列中的权值电容的上极板连接比较器，下极板连接开关阵列中的开关；开关阵列中的开关控制电容阵列中的权值电容下极板是否接地、高阻态、输入电压或者参考电压；比较器用于对第一电容阵列上极板和第二电...

【技术特征摘要】

1.一种权值累加型模数转换器，其特征在于，包括输入选择器、电容阵列、开关阵列、共模开关、比较器和权值累加型adc逻辑电路；电容阵列包括第一电容阵列和第二电容阵列，第一电容阵列和第二电容阵列均由n个权值电容组成；开关阵列包括第一开关阵列和第二开关阵列，第一开关阵列和第二开关阵列由n个开关组成；共模开关包括第一共模开关和第二共模开关；输入选择器控制输入电压vip和vin接入第一电容阵列或者第二电容阵列，电容阵列中的权值电容的上极板连接比较器，下极板连接开关阵列中的开关；开关阵列中的开关控制电容阵列中的权值电容下极板是否接地、高阻态、输入电压或者参考电压；比较器用于对第一电容阵列上极板和第二电容阵列上极板电压信号的大小进行比较，输出高电平或者低电平；第一共模开关和第二共模开关分别串接于比较器的同相端输入端和反相输入端，控制比较器接入共模电压；权值累加型adc逻辑电路的输入端和比较器输出端连接，输出端生成所有开关的控制信号，以完成电容阵列的复位，输入电压信号的累加以及逐次逼近转换过程。

2.根据权利要求1所述的权值累加型模数转换器，其特征在于，所述的第一电容阵列和第二电容阵列的n个权值电容记为c1～cn，权值从小到大排列，第一个权值电容权值最小，第n个权值电容权值最大，所述第一电容阵列n个权值电容的的上极板接比较器的同相输入端，所述第二电容阵列n个权值电容的上极板接比较器的反相输入端。

3.根据权利要求2所述的权值累加型模数转换器，其特征在于，所述的第一电容阵列和第二电容阵列的n个权值电容c1～cn从低位到高位的取值分别为c、c、2c……2n-2c，其中c表示单位电容的容值。

4.根据权利要求1所述的权值累加型模数转换器，其特征在于，所述的输入选择器由控制信号vre_ctr进行控制，如果vre_ctr为高电平，则将vip接入第一电容阵列，vin接入第二电容阵列，如果vre_ctr为低电平，则将vip接入第二电容阵列，vin接入第一电容阵列。

5...

【专利技术属性】
技术研发人员：虞致国，周海，顾晓峰，
申请(专利权)人：江南大学，
类型：发明
国别省市：