面向低延迟FPGA期权做市风控加速的硬件存算装置制造方法及图纸

技术编号:41644982 阅读:22 留言:0更新日期:2024-06-13 02:37
本发明专利技术公开了一种面向低延迟FPGA期权做市风控加速的硬件存算装置,其特征在于,包括CPU主机模块和带有TOE和HBM的FPGA设备模块,CPU主机模块通过调用XDMA主机接口完成对FPGA设备模块的控制,通过CPU主机模块建立和维护上、下游通信链路,使得FPGA设备模块上游连接客户策略、下游连接柜台。本发明专利技术通过硬件存储设计,在FPGA硬件板卡上实现了风控数据的实时存储,极大地降低了做市交易链路的存储延时,加快了期权做市计算速度,提高了市场流动性。

【技术实现步骤摘要】

本专利技术涉及一种面向低延迟fpga期权做市风控加速的硬件存算装置。


技术介绍

1、股票期权是一种成熟的衍生品和风险管理工具。在期权市场上,为维持市场的流动性、满足公众对投资者的投资需求,由具备一定实力和信誉的金融机构作为做市商参与进去,给市场提供连续的双向报价,促进交易的活跃,增加市场的流动性,满足投资者交易的需求,因其参与了价格决定过程,有助于改善投资者的预期,稳定市场情绪。但由于现有系统中风控模块的穿透时延过高,对做市商策略带来大量的延时成本,导致做市商难以对市场提供有效的流动性。

2、fpga作为可编程硬件,已经在证券期货领域得到了广泛的使用,特别是在期货市场。硬件行情解码、硬件风控系统、硬件柜台系统等已经被充分的验证过,是高效、可靠、极速的解决方案,能极大的降低交易系统延时。


技术实现思路

1、本专利技术的目的是:为了降低做市商策略延时成本而提供硬件存算设计装置,以为市场提供更多的流动性。

2、为了达到上述目的,本专利技术的技术方案是提供了一种面向低延迟fpga期权做市风控加本文档来自技高网...

【技术保护点】

1.一种面向低延迟FPGA期权做市风控加速的硬件存算装置,其特征在于,包括CPU主机模块和带有TOE和HBM的FPGA设备模块,CPU主机模块通过调用XDMA主机接口完成对FPGA设备模块的控制,通过CPU主机模块建立和维护上、下游通信链路,使得FPGA设备模块上游连接客户策略、下游连接柜台;

2.如权利要求1所述的一种面向低延迟FPGA期权做市风控加速的硬件存算装置,其特征在于,所述CPU主机模块通过主机程序,基于所述XDMA主机接口,完成所述FPGA设备模块的业务逻辑重新配置。

3.如权利要求1所述的一种面向低延迟FPGA期权做市风控加速的硬件存算装置,其特征...

【技术特征摘要】

1.一种面向低延迟fpga期权做市风控加速的硬件存算装置,其特征在于,包括cpu主机模块和带有toe和hbm的fpga设备模块,cpu主机模块通过调用xdma主机接口完成对fpga设备模块的控制,通过cpu主机模块建立和维护上、下游通信链路,使得fpga设备模块上游连接客户策略、下游连接柜台;

2.如权利要求1所述的一种面向低延迟fpga期权做市风控加速的硬件存算装置,其特征在于,所述cpu主机模块通过主机程序,基于所述xdma主机接口,完成所述fpga设备模块的业务逻辑重新配置。

3.如权利要求1所述的一种面向低延迟fpga期权做市风控加速的硬件存算装置,其特征在于,所述cpu主机模块实现配置所述fpga设备模块中的toe的mac地址以及ip地址。

4.如权利要求1所述的一种面向低延迟fpga期权做市风控加速的硬件存算装置,其特征在于,所述cpu主机模块控制所述fpga设备模块执行任务类型,监控所述fpga设备模块的工作状态。

5.如权利要求1所述的一种面向低延迟fpga期权做市风控加速的硬件存算装置,其特征在于,在所述fp...

【专利技术属性】
技术研发人员:郑立坤蔡开璟喻伟
申请(专利权)人:东方财富证券股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1