一种片上总线仲裁器及处理方法技术

一种片上总线仲裁器，包含效用计算模块Ａ３，效用计算模块Ａ３分别与主设备获得总线次数统计模块Ａ２、主设备等待总线周期统计模块Ａ１、比较授权模块Ａ４相连。比较授权模块Ａ４的指令输出端与主设备获得总线次数统计模块Ａ２和主设备等待总线周期统计模块Ａ１的指令输入端相连。主设备获得总线次数统计模块Ａ２用于统计主设备历史上所获得总线次数。主设备等待总线周期统计模块Ａ１用于统计主设备当前用于等待总线的周期数。系统效用计算模块Ａ３用于计算整个系统的效用值。比较授权模块Ａ４用于分配给各个主设备的总线允许信号。本发明专利技术硬件设计简单，减少了各处理器的总线等待时间，提高系统运行速度和整体性能。

On chip bus arbiter and processing method

An on-chip bus arbiter, including utility computing utility computing module A3 module A3, respectively and the main equipment bus frequency statistics module A2, main equipment and wait for the bus cycle statistics module A1, compare the authorization module is connected to the A4. Comparing the instruction output of the authorization module A4 with the main equipment, the bus module is obtained, and the statistics module A2 and the main equipment are waiting for the bus cycle statistics module A1 to be connected with the instruction input end. The main device gets the bus statistics module A2, which is used to count the number of buses obtained in the history of the main device. The main device waits for the bus cycle statistics module, A1, to count the number of cycles in which the host device is currently waiting for the bus. The system utility calculation module A3 is used to calculate the utility values of the whole system. Compares the authorization module A4 with the bus enable signal allocated to each main device. The hardware design of the invention is simple, the bus waiting time of each processor is reduced, and the running speed and the overall performance of the system are improved.

【技术实现步骤摘要】

本专利技术涉及一种片上总线仲裁器，具体为一种基于博弈论的片上总线 仲裁器。
技术介绍
本专利技术符合Wishbone接口标准。Wishbone SoC接口结构是基于半导 体IP核的重用设计，而提出的一种片上总线解决方案。它定义了IP核之 间的标准数据传输，为IP核的连接提供一个通用的接口，从而有效地提 高了系统的便携性和可靠性，縮短了系统的开发时间。在该拓扑结构下， 每个IP核各自的运作相对独立，外部则通过Wishbone的接口实现互联以 及信息的交换。Wishbone使用主/从部件的架构。每次的数据传输由主部 件发起通信，从部件负责接受通信。随着微电子技术的快速发展，同一芯片上集成了越来越多的功能模 块，芯片内部各模块之间通过总线方式相互连接和通信。因此，片上总线 仲裁架构作为影响片上通信效率的重要因素，也成为制约系统性能提高的 瓶颈。如何设计一款高效的片上总线仲裁器件，解决主设备对总线资源的 竞争冲突，成为了该问题的关键。设计一款高效的总线仲裁器，首先必须 设计出来一种高效的仲裁算法，进而对其硬件实现便可设计出相应的仲裁 器件。传统仲裁器的内部算法主要包括以下几种(1) 固定本文档来自技高网...

【技术保护点】
一种片上总线仲裁器，包含效用计算模块Ａ３，其特征在于：效用计算模块Ａ３分别与主设备获得总线次数统计模块Ａ２、主设备等待总线周期统计模块Ａ１、比较授权模块Ａ４相连；比较授权模块Ａ４的指令输出端与主设备获得总线次数统计模块Ａ２和主设备等待总线周期统计模块Ａ１的指令输入端相连。

【技术特征摘要】
1、一种片上总线仲裁器，包含效用计算模块A3，其特征在于效用计算模块A3分别与主设备获得总线次数统计模块A2、主设备等待总线周期统计模块A1、比较授权模块A4相连；比较授权模块A4的指令输出端与主设备获得总线次数统计模块A2和主设备等待总线周期统计模块A1的指令输入端相连。2、 根据权利要求1所述的片上总线仲裁器，其特征在于所述的仲 裁器件采用wishbone接口标准。3、 一种根据权利要求1或2所述的总线仲裁器的处理...

【专利技术属性】
技术研发人员：黄以华，凌国俊，凌紫皓，
申请(专利权)人：黄以华，
类型：发明
国别省市：44[中国|广东]