多处理器并行架构中识别首个同步异常处理器的方法技术

技术编号:41576808 阅读:12 留言:0更新日期:2024-06-06 23:54
本发明专利技术公开了多处理器并行架构中识别首个同步异常处理器的方法,其原理是:对每个CPU执行定时中断,得到各自的指令地址集合,然后通过取交集的方式检测不同CPU之间是否有相同的指令地址,根据取交集的结果识别指令地址异常于其他CPU的处理器。该多处理器并行架构中识别首个同步异常处理器的方法,解决了在进行定时中断时出现获取程序指令不精确的问题以及现有的关于多核处理器中异步处理器的识别方法中根据异常访存源地址进行计算和分析需要花费一定时间,导致延迟的问题。

【技术实现步骤摘要】

本专利技术属于多处理器同步异常判断,涉及多处理器并行架构中识别首个同步异常处理器的方法


技术介绍

1、在多核处理器中,每个内核都有独立的计算能力和内存资源。这些内核可以协同工作,以实现更高的性能和并行处理能力。然而,在某些情况下,可能会出现内核异常,这可能导致系统崩溃或数据丢失。因此,识别出发生异常的内核处理器对于确保数据安全和系统稳定性至关重要。

2、现有的多核处理器中异步处理器识别一般有以下两种方案。

3、第一种是需要先确定一个内核为主内核,每个内核可以预设一个表示其运行状态的参数,主内核可以通过读取其他内核的状态参数,来判断其他内核是否出现异常。

4、第二种是通过内存保护机制为每一个内核设有一个被保护的存储地址,可以根据内存保护机制下记录的异常访存源地址,分析判断造成异常的内核。

5、但是,第一种通过主内核判断异常内核的方法,其依赖于主内核能够读取和判断其他内核的状态参数,如果主内核出现问题,可能无法正确检测其他内核的异常。第二种根据异常访存源地址进行分析和判断可能需要一定的时间,这会导致一定的延迟,本文档来自技高网...

【技术保护点】

1.多处理器并行架构中识别首个同步异常处理器的方法,其特征在于,对每个CPU执行定时中断,得到各自的指令地址集合,然后通过取交集的方式检测不同CPU之间是否有相同的指令地址,根据取交集的结果识别指令地址异常于其他CPU的处理器。

2.根据权利要求1所述的多处理器并行架构中识别首个同步异常处理器的方法,其特征在于:获取各自的指令地址集合步骤具体如下:

3.根据权利要求2所述的多处理器并行架构中识别首个同步异常处理器的方法,其特征在于:根据取交集的结果识别指令地址与其他CPU同步异常的处理器,具体为:

4.根据权利要求3所述的多处理器并行架构中识别首个同步...

【技术特征摘要】

1.多处理器并行架构中识别首个同步异常处理器的方法,其特征在于,对每个cpu执行定时中断,得到各自的指令地址集合,然后通过取交集的方式检测不同cpu之间是否有相同的指令地址,根据取交集的结果识别指令地址异常于其他cpu的处理器。

2.根据权利要求1所述的多处理器并行架构中识别首个同步异常处理器的方法,其特征在于:获取各自的指令地址集合步骤具体如下:

3.根据权利要求2所述的多处...

【专利技术属性】
技术研发人员:闫允一刘金涛赖晓玲陈文颖
申请(专利权)人:西安电子科技大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1