一种适用于多相DC-DC变换器的精确时钟产生电路制造技术

本发明专利技术公开的适用于多相DC‑DC变换器的精确时钟产生电路包括可变时钟频率振荡器、四相时钟分频器、三相时钟分频器以及逻辑模块，可变时钟频率振荡器用于产生频率为f<subgt;CLK</subgt;×4的时钟信号和频率为f<subgt;CLK</subgt;×6的时钟信号，四相时钟分频器将频率为f<subgt;CLK</subgt;×4的时钟信号分频为每相间隔90°、频率为f<subgt;CLK</subgt;的四相时钟信号，三相时钟分频器将频率为f<subgt;CLK</subgt;×6的时钟信号分频为每相间隔120°、频率为f<subgt;CLK</subgt;的三相时钟信号，逻辑模块用于实现三相时钟信号和四相时钟信号在多相DC‑DC变换器实际负载需求下的自适应切换。该电路结构简单，可以根据实际负载情况实现360°/N(N为打开相数)的精确交错时钟信号，最大程度减小多相DC‑DC变换器在全负载范围内的输出纹波。

【技术实现步骤摘要】

本专利技术涉及集成电路，具体涉及一种适用于多相dc-dc变换器的精确时钟产生电路。

技术介绍

1、随着5g、人工智能及物联网等技术的蓬勃发展和半导体工艺尺寸的不断缩小，终端设备处理器和服务器的数据处理能力及其他性能快速提升，这对电源管理芯片提出了新的需求。而多相并联结构变换器在低压大电流应用、快速瞬态响应，减小纹波大小等方面具有极大的优势，被认为是处理器电源的最佳解决方案之一。

2、多相时钟产生电路是多相dc-dc变换器中的核心模块，用于实现多相dc-dc变换器各相交错导通，使各相电流交错叠加，达到减小输出纹波的目的。目前多相dc-dc变换器普遍采用自适应相数控制技术，即根据不同的负载情况开启不同的相数来维持系统宽负载范围的高效率。而目前的多相时钟产生电路实现方式基本都是采用高频的时钟信号经过d触发器分频，产生的时钟信号相位间隔为360°/2n(n为整数)。当偶数相开启时，可以人为选择精确交错时钟来控制，最大程度减小纹波。但是当奇数相打开时，现有的时钟信号无法实现精确的错相。以四相dc-dc变换器为例，当其中一、两、四相打开时，产生的四相时钟信本文档来自技高网...

【技术保护点】

1.一种适用于多相DC-DC变换器的精确时钟产生电路，其特征在于：该精确时钟产生电路包括可变时钟频率振荡器、四相时钟分频器、三相时钟分频器以及逻辑模块，所述的可变时钟频率振荡器用于产生频率为fCLK×4的时钟信号和频率为fCLK×6的时钟信号，其中fCLK为该精确时钟产生电路最后输出的交错时钟频率，所述的四相时钟分频器将频率为fCLK×4的时钟信号分频为每相间隔90°、频率为fCLK的四相时钟信号，所述的三相时钟分频器将频率为fCLK×6的时钟信号分频为每相间隔120°、频率为fCLK的三相时钟信号，逻辑模块用于实现三相时钟信号和四相时钟信号在多相DC-DC变换器实际负载需求下的自适应切...

【技术特征摘要】

1.一种适用于多相dc-dc变换器的精确时钟产生电路，其特征在于：该精确时钟产生电路包括可变时钟频率振荡器、四相时钟分频器、三相时钟分频器以及逻辑模块，所述的可变时钟频率振荡器用于产生频率为fclk×4的时钟信号和频率为fclk×6的时钟信号，其中fclk为该精确时钟产生电路最后输出的交错时钟频率，所述的四相时钟分频器将频率为fclk×4的时钟信...

【专利技术属性】
技术研发人员：叶益迭，严德平，程汉，张昱，
申请(专利权)人：浙大宁波理工学院，
类型：发明
国别省市：