存储器、电子设备及存储器的制备方法技术

本申请提供一种存储器、电子设备及存储器的制备方法。涉及半导体存储技术领域。该存储器可以包括存储阵列芯片和控制电路芯片，存储阵列芯片包括第一衬底、形成在第一衬底上的多个存储单元，每一个存储单元包括晶体管、与晶体管电连接的至少一个电容器；控制电路芯片包括第二衬底、形成在第二衬底上的电路结构，电路结构用于控制多个存储单元的读写；多个存储单元和电路结构朝向彼此，并通过形成在多个存储单元和电路结构之间的键合结构电连接。通过将存储阵列芯片集成在一个芯片中，控制电路芯片集成在另外一个芯片中，并将两个芯片键合，形成存储器，这样，可以利用不兼容的工艺制得存储阵列芯片和控制电路芯片。

【技术实现步骤摘要】

本申请涉及半导体存储，尤其涉及一种存储器、电子设备、存储器的制备方法，以及存储阵列芯片的制备方法。

技术介绍

1、随着信息爆炸发展，存储技术的发展方向是更高的存储密度，以获得更高的存储容量，进而，三维(3dimensional，3d)存储器应运而生。诸如图1a、图1b、图1c和图2所示存储器，是通过垂直于衬底向上3d堆叠存储阵列来提高存储密度。

2、如图1a至图1c，以及图2，3d存储器不仅包括用于存储数据的存储阵列(array)，还包括用于控制存储阵列读写的控制电路，一些示例中，控制电路可以被称为cmos外围电路。

3、继续参阅如图1a至图1c，示出的是cmos next array(cna)的3d存储器结构，这种结构是基于二维(2dimensional，2d)平面结构芯片的制造工艺，把控制电路和存储阵列集成在同一芯片的同一面上，且并行排列，其中，存储阵列通过垂直于衬底向上堆叠形成3d结构。

4、对于该cna架构的3d存储器结构，如图1a至图1c，随着存储阵列堆叠高度(如沿z方向)的增加，控制电路在衬底上占用面积的比例本文档来自技高网...

【技术保护点】

1.一种存储器，其特征在于，包括：

2.根据权利要求1所述的存储器，其特征在于，所述至少一个电容器的外围设置有垂直于所述第一衬底的第一导电通道，每一个所述电容器通过所述第一导电通道与所述键合结构电连接。

3.根据权利要求2所述的存储器，其特征在于，每一个所述存储单元包括多个所述电容器，每一个所述电容器包括第一电容电极、电容层和第二电容电极；

4.根据权利要求3所述的存储器，其特征在于，沿与所述第一衬底相平行排布的多个所述电容器的所述第一电容电极连接呈一体。

5.根据权利要求3或4所述的存储器，其特征在于，沿着远离所述第一衬底的方向，所述多层...

【技术特征摘要】

1.一种存储器，其特征在于，包括：

2.根据权利要求1所述的存储器，其特征在于，所述至少一个电容器的外围设置有垂直于所述第一衬底的第一导电通道，每一个所述电容器通过所述第一导电通道与所述键合结构电连接。

3.根据权利要求2所述的存储器，其特征在于，每一个所述存储单元包括多个所述电容器，每一个所述电容器包括第一电容电极、电容层和第二电容电极；

4.根据权利要求3所述的存储器，其特征在于，沿与所述第一衬底相平行排布的多个所述电容器的所述第一电容电极连接呈一体。

5.根据权利要求3或4所述的存储器，其特征在于，沿着远离所述第一衬底的方向，所述多层导电层呈阶梯状排布，相邻两个所述导电层中，远离所述第一衬底的所述导电层在所述第一衬底上的正投影，位于靠近所述第一衬底的所述导电层在所述第一衬底上的正投影边界内；

6.根据权利要求1-5中任一项所述的存储器，其特征在于，所述晶体管的靠近所述键合结构的一侧具有垂直于所述第一衬底的第二导电通道，所述晶体管通过所述第二导电通道与所述键合结构电连接。

7.根据权利要求6所述的存储器，其特征在于，所述存储阵列芯片还包括：第一电极线和第二电极线，所述第一电极线与所述晶体管的栅极电连接，所述第二电极线与所述晶体管的第一极电连接，所述晶体管的第二极与所述电容器电连接。

8.根据权利要求7所述的存储器，其特征在于，所述晶体管的所述第一极和所述第二极沿与所述第一衬底相垂直的方向排布，所述晶体管的沟道层位于所述第一极和所述第二极之间，且所述第一极相对所述第二极远离所述电容器设置，所述第二电极...

【专利技术属性】
技术研发人员：李靖宇，景蔚亮，殷士辉，李文魁，王正波，廖恒，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：