将SONOS集成至HKMG流中的方法技术

公开了一种半导体器件及其制造方法。通常，该方法包括在衬底的表面上方形成存储晶体管的隧道电介质，在隧道电介质上方形成氮化物电荷俘获层，以及在衬底表面上方形成场效应晶体管的栅极电介质。形成栅极电介质可以包括执行多个氧化工艺以形成厚栅极氧化物，同时在存储晶体管的电荷俘获层上方形成包括氧化物层的阻挡电介质。在一个实施方式中，执行氧化工艺包括执行原位蒸汽生成工艺以形成厚栅极氧化物和阻挡电介质的氧化物层，随后执行热氧化工艺以增加厚栅极氧化物和氧化物层的厚度，而不改变从隧道电介质至阻挡电介质的电荷俘获层的厚度上的基本上均匀的化学计量的氮浓度。

【技术实现步骤摘要】
【国外来华专利技术】

本公开内容总体上涉及半导体器件，并且更具体地涉及包括嵌入或整体形成的氧化硅-氮化硅-氧化硅-硅(sonos)存储晶体管和高压晶体管的模拟和数字存储器件及其制造方法。

技术介绍

1、闪存或非易失性存储(nvm)器件通常包括存储元件或单元的网格或阵列。在一个特定实施方式中，每个存储单元可以包括至少一个电荷俘获场效应晶体管(fet)或存储晶体管和选择晶体管，以及包括从阵列读取和写入阵列的输入/输出(i/o)晶体管和逻辑或核心晶体管的多个外围电路。存储晶体管通常包括电荷俘获层或电荷存储层，其在控制栅极(cg)与沟道之间俘获电荷，以改变晶体管的阈值电压(vt)来存储数据。选择晶体管激活存储晶体管以支持编程和擦除操作。

2、有两种类型的电荷俘获存储晶体管：浮栅(fg)晶体管，其中电荷被俘获在夹在cg与沟道之间的电隔离导电电荷俘获层中，通常是多晶硅层；以及氧化硅-氮化硅-氧化硅-硅(sonos)晶体管，其中电荷被俘获在介于下部或隧道氧化物层与顶部或阻挡氧化物层之间的非导电层中，通常是氮化硅(sin)层，所有这些都在cg与沟道之间。sonos存储晶体管被认为更本文档来自技高网...

【技术保护点】

1.一种制造半导体器件的方法，包括：

2.根据权利要求1所述的方法，其中，执行所述多个氧化工艺包括：执行原位蒸汽生成(ISSG)工艺以形成所述厚GOX和所述阻挡电介质的第一氧化物层，随后执行热氧化工艺以增加所述厚GOX和所述第一氧化物层的厚度。

3.根据权利要求2所述的方法，其中，所述热氧化工艺是快速热氧化(RTO)、干炉氧化工艺或湿炉氧化工艺。

4.根据权利要求1所述的方法，其中，执行所述多个氧化工艺包括:执行热氧化工艺，随后执行原位蒸汽生成(ISSG)工艺以形成所述阻挡电介质的第一氧化物层，同时增加所述厚GOX的厚度。

<p>5.根据权利要求...

【技术特征摘要】
【国外来华专利技术】

1.一种制造半导体器件的方法，包括：

2.根据权利要求1所述的方法，其中，执行所述多个氧化工艺包括：执行原位蒸汽生成(issg)工艺以形成所述厚gox和所述阻挡电介质的第一氧化物层，随后执行热氧化工艺以增加所述厚gox和所述第一氧化物层的厚度。

3.根据权利要求2所述的方法，其中，所述热氧化工艺是快速热氧化(rto)、干炉氧化工艺或湿炉氧化工艺。

4.根据权利要求1所述的方法，其中，执行所述多个氧化工艺包括:执行热氧化工艺，随后执行原位蒸汽生成(issg)工艺以形成所述阻挡电介质的第一氧化物层，同时增加所述厚gox的厚度。

5.根据权利要求1所述的方法，其中，形成所述第一栅极电介质和形成所述阻挡电介质还包括：在所述厚gox和所述第一氧化物层上方沉积高介电常数(高k)材料。

6.根据权利要求5所述的方法，其中，所述第一栅极电介质是总厚度在100埃至130埃范围内的高压(hv)栅极电介质。

7.根据权利要求5所述的方法，还包括：在所述存储晶体管的阻挡电介质上方形成第一金属栅极，以及在所述第一fet的第一栅极电介质上方形成第二金属栅极。

8.根据权利要求5所述的方法，还包括：在沉积所述高k材料之前，执行附加氧化工艺以形成第二fet的第二栅极电介质的第二氧化物层，其中，执行所述附加氧化工艺增加了所述厚gox和所述第一氧化物层的厚度。

9.根据权利要求8所述的方法，其中，沉积所述高k材料还包括：在所述第二氧化物层上方沉积所述高k材料以形成所述第二fet的第二栅极电介质。

10.根据权利要求9所述的方法，还包括：在所述第二fet的第二栅极电介质上方形成金属栅极。

11.根据权利要求1所述的方法，其中，所述第一fet是2t存储单...

【专利技术属性】
技术研发人员：克里希纳斯瓦米·拉姆库马尔，文卡特拉曼·普拉巴卡尔，
申请(专利权)人：英飞凌科技有限责任公司，
类型：发明
国别省市：