一种基于微控制器和FPGA的通信方法及装置制造方法及图纸

本申请提供了一种基于微控制器和FPGA的通信方法及装置。微控制器和FPGA通过串行高速总线连接，FPGA的易失性存储器被划分为多个内存分区，每个所述内存分区被映射到所述微控制器和所述FPGA的地址空间中，在执行所述方法时，微控制器和FPGA利用所述多个内存分区进行异步通信。微控制器与FPGA采用高速总线连接，数据吞吐率高，通过多个内存分区，微控制器和FPGA可以实现并行的数据传输，从而提高数据传输的效率和速度，并且通过多个内存分区实现的异步通信可以让通信双方在自己的时钟域中进行数据处理，不受对方时钟频率的限制，进一步提高通信的效率。

【技术实现步骤摘要】

本申请涉及计算机，尤其涉及一种基于微控制器和fpga的通信方法及装置。

技术介绍

1、近年来，现场可编程门阵列(fpga)在分布式控制系统(dcs)和可编程逻辑控制器(plc)等工业自动化设备中得到了广泛应用。fpga作为一种灵活且强大的硬件解决方案，被广泛用于增强和扩展控制器的功能，特别是在通信能力方面。

2、然而，尽管已经有许多关于fpga与微控制器通信的技术方案，但这些方案仍然存在一些挑战和限制。首先，某些设计方案可能过于复杂，导致系统运行效率低下。例如，某些方法可能依赖于较慢的总线速度，从而降低了系统的数据吞吐量。其次，相关技术中实现fpga与微控制器通信是通过同步通信方式实现的，这种通信方式需要双方同时参与才能完成数据传输，由于它们往往需要双方进行交互和等待，导致通信效率低下。

3、因此，如何提高微控制器和fpga的通信效率是目前亟待解决的技术问题。

技术实现思路

1、有鉴于此，本申请提供了基于微控制器和fpga的通信方法及装置，旨在提高微控制器和fpga的通信效率。

本文档来自技高网...

【技术保护点】

1.一种基于微控制器和FPGA的通信方法，其特征在于，所述微控制器和所述FPGA通过串行高速总线连接，所述FPGA的易失性存储器被划分为多个内存分区，每个所述内存分区被映射到所述微控制器和所述FPGA的地址空间中，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述多个内存分区的各个内存分区包括一个缓存控制单元和多个缓冲数据区，所述缓冲控制单元分别与所述多个缓冲数据区连接，所述缓冲控制单元包括所述多个缓冲数据区对应的缓冲数据区状态信息，所述微控制器和所述FPGA利用所述多个内存分区进行异步通信，包括：

3.根据权利要求2所述的方法，其特征在于，所述多个内...

【技术特征摘要】

1.一种基于微控制器和fpga的通信方法，其特征在于，所述微控制器和所述fpga通过串行高速总线连接，所述fpga的易失性存储器被划分为多个内存分区，每个所述内存分区被映射到所述微控制器和所述fpga的地址空间中，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述多个内存分区的各个内存分区包括一个缓存控制单元和多个缓冲数据区，所述缓冲控制单元分别与所述多个缓冲数据区连接，所述缓冲控制单元包括所述多个缓冲数据区对应的缓冲数据区状态信息，所述微控制器和所述fpga利用所述多个内存分区进行异步通信，包括：

3.根据权利要求2所述的方法，其特征在于，所述多个内存分区的各个内存分区至少包括第一缓冲数据区和第二缓冲数据区，所述微控制器和所述fpga以异步通信地方式对所述至少一个缓冲数据区进行读操作或写操作，包括：

4.根据权利要求3所述的方法，其特征在于，所述将所述请求数据写入所述多个内存分区中的一个内存分区对应的第一缓冲数据区前...

【专利技术属性】
技术研发人员：王晓伟，张晓冬，马建新，
申请(专利权)人：北京广利核系统工程有限公司，
类型：发明
国别省市：