【技术实现步骤摘要】
本专利技术属于半导体领域，尤其涉及mosfet，特别是涉及一种高雪崩击穿能力的功率器件、以及一种抑制功率器件雪崩击穿的方法。
技术介绍
1、sgt(shielded gate trench，屏蔽栅沟槽)mosfet是一种新型的功率半导体器件。sgt工艺比普通沟槽更简单，开关损耗更小，sgt比普通沟槽工艺深3-5倍，可以使用更多的外延体积来阻挡电压，漂移区临界电场强度比较小，因此sgt的内阻比普通mosfet低2倍以上。以上的特点使得sgt-mosfet成为中低压功率器件的代表，拥有传统深沟槽mosfet低导通电阻(损耗低)的优点，同时具有更低的开关损耗。目前主要应用于手机快充、电机驱动及电源管理系统，是功率控制的核心器件之一。
2、传统结构的sgt-mosfet如图1、图2所示，其中图1为传统结构的sgt-mosfet的俯视图、图2为图1中传统结构的sgt-mosfet沿c-c’的截面剖视图。传统结构的sgt-mosfet主要包括衬底(10)；在衬底上形成的外延层(9)；在衬底与外延层相背一侧形成有n型区域(11)；在外延层...
【技术保护点】
1.一种功率器件，包括：衬底(10)；在衬底上形成的外延层(9)；在衬底(10)上、与外延层(9)相反一侧形成的第一高掺杂层(11)；在外延层(9)上形成多个元胞区沟槽(1)；在元胞区沟槽(1)内形成有源极多晶硅(6)和栅极多晶硅(5)；在多个元胞区沟槽(1)的外侧，还形成有终端沟槽(2)，终端沟槽(2)内形成有源极多晶硅(6)；在元胞区沟槽(1)之间以及在元胞区沟槽(1)与终端沟槽(2)之间的外延层(9)上形成有体区(7)；在体区(7)上形成有第二高掺杂层(8)；
2.根据权利要求1所述的功率器件，其特征在于，位于元胞区沟槽(1)与终端沟槽(2)之间的第...
【技术特征摘要】
1.一种功率器件，包括：衬底(10)；在衬底上形成的外延层(9)；在衬底(10)上、与外延层(9)相反一侧形成的第一高掺杂层(11)；在外延层(9)上形成多个元胞区沟槽(1)；在元胞区沟槽(1)内形成有源极多晶硅(6)和栅极多晶硅(5)；在多个元胞区沟槽(1)的外侧，还形成有终端沟槽(2)，终端沟槽(2)内形成有源极多晶硅(6)；在元胞区沟槽(1)之间以及在元胞区沟槽(1)与终端沟槽(2)之间的外延层(9)上形成有体区(7)；在体区(7)上形成有第二高掺杂层(8)；
2.根据权利要求1所述的功率器件，其特征在于，位于元胞区沟槽(1)与终端沟槽(2)之间的第二高掺杂层(8)，经过接触孔(3)引出金属(4)后，与元胞区最外侧的沟槽(1)内的栅极多晶硅(5)的一端相连；元胞区最外侧的沟槽(1)内的栅极多晶硅(5)的另一端经过接触孔(3)引出金属(4)后，与终端沟槽(2)内的源极多晶硅(6)相连。
3.根据权利要求1所述的功率器件，其特征在于，通过调节串联多晶硅电阻的条数调整串联电阻的总阻值。
4.根据权利要求3所述的功率器件，其特征在于，元胞区最外侧的n个沟槽(1)内的栅极多晶硅(5)被串联在元胞区沟槽(1)与终端沟槽(2)之间的第二高掺杂层(8)和终端沟槽(2)内的源极多晶硅(6)之间，其中n≥2。
5.根据...
【专利技术属性】
技术研发人员：郑贵强，盛军，
申请(专利权)人：深圳利芯威科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。