用于读通道中格式有效定时恢复的系统和方法技术方案

本发明专利技术涉及用于读通道中格式有效定时恢复的系统和方法。本发明专利技术的各实施方式提供用于处理从存储介质得到的用户数据的系统、方法和介质格式。作为例子，所描述的系统包括具有数据序列的存储介质。该数据序列包括伺服数据和用户数据区。该用户数据区包括第一同步模式和与第一同步模式相距一定距离的第二同步模式。所提供的存储缓冲区可操作用于接收该数据序列的至少一部分。再定时电路使用第一同步模式的单一位置和第二同步模式的第二位置计算在存储缓冲区内定义的位的初始相位偏离和频率偏离。误差校正环电路至少部分基于初始相位偏离和频率偏离从存储介质再采样该数据序列。

【技术实现步骤摘要】

本专利技术涉及存储介质，并且更具体地，涉及用于使读操作同步的系统和方法。
技术介绍
典型的存储介质包括可以存储数据的多个存储位置。通过将读/写头组件定位在 存储介质上方的选定位置处，并且随后使调制电流通过该头组件使得在该存储介质中感应 对应的磁通量模式(magnetic flux pattern)，从而将数据写入该介质的指定给用户数据 的区域内。为了取回所存储的数据，将该头组件定位在包含期望信息的轨道上方并前移，直 到它位于所期望的数据上方。先前存储的磁通量模式用于在该头组件中感应电流，然后可 以将感应的电流转换为代表原始记录数据的电信号。通过包括伺服数据的楔(wedge)将存储介质上的用户数据区分开。该伺服数据包 括地址和其它位置信息。一旦识别出期望位置，就可以读取该伺服数据之后的用户数据。该 用户数据不一定与伺服数据同步，并且同样地，在直接跟随伺服数据的用户数据区内可以 包括同步模式(synchronization pattern)。在典型情况中，同步模式可包括非常大量的位 以使得能够进行精确的相位和频率调整。增加专用于同步模式的位的数量会提高相位和频 率调整的精度，并且因此提高从存储介质读取数据的精度。然而，增加专用于同步模式的位 的数量也会减少可以存储在用户数据区中的实际用户数据的量。因此，至少由于上述原因，在本领域中需要用于提高读取操作精度并且/或者提 高用户数据区的格式效率的先进系统和方法。
技术实现思路
本专利技术涉及存储介质，并且更具体地，涉及用于使读操作同步的系统和方法。本专利技术的各实施方式提供用于精确处理从存储介质得到的用户数据的位密度有 效系统(bit density efficient system)。该系统包括具有一数据序列的存储介质。该 数据序列包括伺服数据和用户数据区。该用户数据区包括第一同步模式和与第一同步模式 相距一定距离的第二同步模式。提供可操作用于接收该数据序列的至少一部分的存储缓冲 区。再定时电路使用第一同步模式的第一位置和第二同步模式的第二位置计算存储缓冲区 内所定义的位的初始相位偏离和频率偏离。误差校正环电路至少部分基于所述初始相位偏 离和频率偏离从存储缓冲区中再采样该数据序列。在上述实施方式的一些例子中，再定时电路包括可操作用于确定与第一同步模式 相对应的第一位置的第一位置计算电路和可操作用于确定与第二同步模式相对应的第二 位置的第二位置计算电路。另外，再定时电路包括可操作用于至少部分基于所述第一位置 和所述第二位置计算频率偏离的频率偏离计算电路和可操作用于至少部分基于所述频率 偏离计算初始相位偏离的初始相位偏离电路。在某些情况下，第一位置计算电路包括可操 作用于检测第一同步模式的同步检测器电路和计算由同步检测器电路检测到第一同步模 式的位置的位置计算电路。在特定情况下，第一位置计算电路还包括T/2内插电路，所述4T/2内插电路至少提供可以从其发现检测到第一同步模式的位置的一个附加点。在这种情 况下，检测到第一同步模式的位置在第一同步模式的实际位置的四分之一采样周期内。在 上述实施方式的各种例子中，再定时电路包括窗口信号电路，所述窗口信号电路可操作用 于识别第一同步模式被预期处于该数据序列内的第一窗口，以及识别第二同步模式被预期 处于该数据序列内的第二窗口。在上述实施方式的一些例子中，所述误差校正环电路包括接收所述初始相位偏离 和频率偏离并提供逐个位周期更新的相移输出的数字锁相环电路；以及内插从存储缓冲区 访问的数据序列的内插器电路。在某些这类的情况中，在被内插器电路内插之前，将从存储 缓冲区访问的数据序列乘以增益校正因数。在各种这类情况中，误差校正环电路还包括对 从内插器电路得到的输出应用检测算法以产生数据输出的数据检测器电路。由数字锁相环 电路提供的逐个位周期更新的相移输出至少部分基于所述数据输出。本专利技术的其它实施方式提供用于处理从存储介质得到的用户数据的方法。该方法 包括提供包括数据序列的存储介质。该数据序列包括伺服数据和用户数据区，该用户数据 区包括第一同步模式和与第一同步模式相距一定距离的第二同步模式。该方法还包括从存 储介质采样数据并将得到的数据序列样本存储到存储缓冲区；确定第一同步模式的第一位 置；确定第二同步模式的第二位置；至少部分基于所述第一位置和所述第二位置计算频率 偏离和初始相位偏离；并且至少部分基于所述频率偏离和所述初始相位偏离内插来自存储 缓冲区的数据序列的至少一部分。在上述实施方式的一些例子中，确定第一同步模式的第一位置包括检测该数据 序列中的第一同步模式并确立(assert)第一同步模式发现信号；并且确定从定义的点直 到第一同步模式发现信号的确立的位周期数。在一些这样的例子中，以周期T采样该数据 以产生T样本，并且确定第一同步模式的第一位置还包括使用T/2内插器电路内插该数据 序列以产生T/2样本；确定T样本或T/2样本中的哪一个在第一同步模式窗口内表现出最 大值；并且将所确定的T样本或T/2样本的位置指定为第一位置。本专利技术的其它实施方式提供包括存储介质、读/写头组件和读通道电路的存储系 统。该存储介质包括具有伺服数据和用户数据区的数据序列。该用户数据区包括第一同步 模式和与第一同步模式相距一定距离的第二同步模式。该读/写头组件关于存储介质设 置。该读通道电路可操作用于接收从读/写头组件得到的与该数据序列相对应的模拟输 入，并且包括可操作用于接收该数据序列的至少一部分的存储缓冲区；可操作用于使用第 一同步模式的第一位置和第二同步模式的第二位置计算在存储缓冲区内所定义的位的初 始相位和频率偏离的再定时电路；以及至少部分基于所述初始相位偏离和频率偏离从存储 缓冲区再采样该数据序列的误差校正环电路。本
技术实现思路
部分仅提供了本专利技术的一些实施方式的概要。通过下面的详细描述、 所附权利要求和附图，本专利技术的许多其它目的、特征、优点和其它实施方式将更加明显。附图说明通过参考本说明书的剩余部分中描述的附图可以实现对本专利技术各实施方式的进 一步理解。在附图中，在全部多张幅图中使用相似的附图标记表示类似的组件。在一些例 子中，将由小写体字母构成的下标与附图标记相关联，从而表示多个类似组件中的一个。当引用附图标记而没有说明已有的下标时，意图表示所有这样的多个类似组件。图Ia示出根据本专利技术的一个或多个实施方式的区格式，其适用于与设置在伺服 数据区之间的相对长的用户数据区的改进同步；图Ib示出根据本专利技术的各实施方式的区格式，其适用于与设置在伺服数据区之 间的中等长度的用户数据区的改进同步；图Ic示出根据本专利技术的一些实施方式的区格式，其适用于与设置在伺服数据区 之间的相对短的用户数据区的改进同步；图2是根据本专利技术的一些实施方式的用于处理改进的用户数据同步模式的电路 的框图；图3是根据本专利技术的一些实施方式的用于处理用户数据同步模式以产生频率偏 离和相位偏离的系统的框图；图4是示出可以根据本专利技术的不同实施方式使用的用于确定同步模式位置的处 理的定时图；图5是示出可以根据本专利技术的一些实施方式使用的内插缓冲的用户数据样本的 处理的定时图；图6是根据本专利技术的一个或多个实施方式的方法的流程图，所述方法用于根据本 专利技术的各实施方式处理用户数据同步模式以产生频率偏离和相位本文档来自技高网...

【技术保护点】
一种用于精确处理从存储介质得到的用户数据的位密度有效系统，所述系统包括：存储介质，其包括数据序列，其中所述数据序列包括用户数据区，并且其中所述用户数据区包括第一同步模式和与第一同步模式相距一定距离的第二同步模式；存储缓冲区，其中所述存储缓冲区可操作用于接收该数据序列的至少一部分；再定时电路，其中所述再定时电路可操作用于使用所述第一同步模式的第一位置和所述第二同步模式的第二位置计算所述存储缓冲区内的定义的位的初始相位偏离和频率偏离；以及误差校正环电路，其中所述误差校正环电路至少部分基于所述初始相位偏离和频率偏离从所述存储缓冲区再采样所述数据序列。

【技术特征摘要】
US 2009-7-2 12/496,787一种用于精确处理从存储介质得到的用户数据的位密度有效系统，所述系统包括存储介质，其包括数据序列，其中所述数据序列包括用户数据区，并且其中所述用户数据区包括第一同步模式和与第一同步模式相距一定距离的第二同步模式；存储缓冲区，其中所述存储缓冲区可操作用于接收该数据序列的至少一部分；再定时电路，其中所述再定时电路可操作用于使用所述第一同步模式的第一位置和所述第二同步模式的第二位置计算所述存储缓冲区内的定义的位的初始相位偏离和频率偏离；以及误差校正环电路，其中所述误差校正环电路至少部分基于所述初始相位偏离和频率偏离从所述存储缓冲区再采样所述数据序列。2.根据权利要求1的系统，其中所述再定时电路包括第一位置计算电路，其中所述第一位置计算电路可操作用于确定与所述第一同步模式 相对应的第一位置；第二位置计算电路，其中所述第二位置计算电路可操作用于确定与所述第二同步模式 相对应的第二位置；频率偏离计算电路，其中所述频率偏离计算电路可操作用于至少部分基于所述第一位 置和所述第二位置计算频率偏离；以及初始相位偏离电路，其中所述初始相位偏离电路可操作用于至少部分基于所述频率偏 离计算初始相位偏离。3.根据权利要求2的系统，其中根据下列公式进行对所述频率偏离的计算频率偏离J 二位置距离第一位置]ο4.根据权利要求3的系统，其中根据下列公式进行对所述初始相位偏离的计算 初始相位偏离=第一位置_(位周期)频率偏离，其中，所述位周期对应于从所述初始相位偏离对应的所述第一位置开始的位周期数。5.根据权利要求2的系统，其中所述第一位置计算电路包括同步检测器电路，其中所述同步检测器电路可操作用于检测所述第一同步模式；以及 位置计算电路，其中所述位置检测电路计算由所述同步检测器电路检测到所述第一同 步模式的位置。6.根据权利要求1的系统，其中所述再定时电路包括窗口信号电路，其中所述窗口信号电路可操作用于识别所述第一同步模式预期在所述 数据序列内的第一窗口，并且其中所述窗口信号电路可操作用于识别所述第二同步模式预 期在所述数据序列内的第二窗口。7.根据权利要求1的系统，其中所述误差校正环电路包括数字锁相环电路，其中所述数字锁相环电路接收所述初始相位偏离和所述频率偏离， 并且提供逐个位周期更新的相移输出；以及内插器电路，其中所述内插器电路内插从所述存储缓冲区访问的所述数据序列。8.根据权利要求7的系统，其中在被所述内插器电路内插之前，将从所述存储缓冲区 访问的所述数据序列乘以增益校正因数。9.根据权利要求7的系统，其中所述误差校正环电路还包括数据检测器电路，其中对从所述内插器电路得到的...

【专利技术属性】
技术研发人员：NR阿拉温德，
申请(专利权)人：LSI公司，
类型：发明
国别省市：US[美国]