【技术实现步骤摘要】
本专利技术涉及半导体，具体涉及一种半导体结构及制备方法。
技术介绍
1、现有技术的半导体结构的连接插塞例如连接源漏以及栅极结构的插塞，不同位置的连接插塞一般采用同步形成，但由于连接插塞的形成位置不同，形成连接插塞的空间大小不同，导致形成的连接插塞容易产生不对准或断裂的风险，例如相关技术中核心区域的栅极结构之间的间距小于外围区域的栅极结构之间的间距，后续形成源漏插塞时，容易导致核心区域的源漏插塞不易对准，而且由于形成空间较小形成的源漏插塞容易发生断裂，也容易发生短路现象。
技术实现思路
1、本专利技术的目的在于提供一种半导体结构及其制备方法，能够提高连接插塞的对准效果，降低断裂和短路的风险。
2、根据本专利技术实施例的半导体结构的制备方法，包括：提供基底，所述基底具有第一区域和第二区域；于所述基底上形成栅极结构，位于所述第一区域的相邻的栅极结构的间距小于位于所述第二区域的相邻的栅极结构的间距；于所述栅极结构表面形成第一绝缘层，在所述第一区域，所述栅极结构侧壁的第一绝缘层之间形成有第一凹槽，所述第一凹槽与所述第一区域的源漏区对应；形成第二绝缘层，所述第二绝缘层位于所述第二区域的栅极结构侧壁的所述第一绝缘层表面，在所述第二区域，所述第二绝缘层之间形成有第二凹槽，所述第二凹槽与所述第二区域的源漏区对应；于所述第一凹槽形成与所述第一区域的源漏区连接的第一连接插塞；于所述第二凹槽形成与所述第二区域的源漏区连接的第二连接插塞。
3、根据本专利技术的一些实施例，于所述栅极结
4、根据本专利技术的一些实施例，在形成第二绝缘层的步骤中，于位于所述第二区域的所述第二子绝缘层的侧壁形成第三子绝缘层，所述第三子绝缘层之间形成第三子凹槽，所述第二绝缘层包括第三子绝缘层；沿所述第一凹槽和所述第三子凹槽对所述基底进行第二离子注入，以形成所述第一区域的源漏区和所述第二区域的源漏区。
5、根据本专利技术的一些实施例，形成所述第二绝缘层的步骤还包括至少于所述第三子绝缘层的表面形成第四子绝缘层，所述第四子绝缘层和所述第三子绝缘层共同形成所述第二绝缘层。
6、根据本专利技术的一些实施例，在形成所述第四子绝缘层之前还包括：于所述第一凹槽内形成第一牺牲层；在于所述第三子绝缘层表面形成第四子绝缘层的步骤中，所述第四子绝缘层形成在所述第一绝缘层、所述基底、所述第一牺牲层和所述第三子绝缘层表面。
7、根据本专利技术的一些实施例，采用原子层沉积法形成所述第一牺牲层。
8、根据本专利技术的一些实施例，形成所述第一连接插塞和所述第二连接插塞的步骤包括：于所述第四子绝缘层表面形成第二牺牲层，去除所述第一牺牲层和至少部分所述第二牺牲层以暴露所述第一凹槽和所述第二凹槽，并暴露所述源漏区；于所述第一凹槽内形成所述第一连接插塞，于所述第二凹槽内形成第二连接插塞。
9、根据本专利技术的一些实施例，去除所述第一牺牲层和至少部分所述第二牺牲层的步骤包括：于所述第四子绝缘层和所述第二牺牲层表面形成第一掩膜层；于所述第一掩膜层上形成光刻胶层，所述光刻胶层具有与所述第一凹槽和所述第二凹槽对应的光刻通孔；沿所述光刻通孔刻蚀所述第一掩膜层，并向下刻蚀所述第一牺牲层和第二牺牲层以暴露所述第一凹槽和所述第二凹槽，并暴露所述源漏区；去除所述光刻胶层。
10、根据本专利技术的一些实施例，于所述第一凹槽内形成所述第一连接插塞，于所述第二凹槽内形成第二连接插塞的步骤包括：于所述第一掩膜层表面、所述第一凹槽和所述第二凹槽内形成初始连接层；去除位于所述第一掩膜层表面的部分初始连接层，保留位于所述第一凹槽内的部分所述初始连接层以形成所述第一连接插塞，保留位于所述第二凹槽内的部分所述初始连接层以形成所述第二连接插塞。
11、根据本专利技术的一些实施例，所述半导体结构的制备方法还包括：形成第三连接插塞，所述第三连接插塞与所述栅极结构连接。
12、根据本专利技术的一些实施例，形成所述第三连接插塞的步骤包括：于所述第一绝缘层、所述第二绝缘层、所述第一连接插塞和所述第二连接插塞表面形成第二掩膜层；图形化所述第二掩膜层以形成通孔，所述通孔与部分所述栅极结构对应；沿所述刻蚀通孔刻蚀位于所述栅极结构表面的所述第一绝缘层和所述第二绝缘层以暴露所述栅极结构；去除所述第二掩膜层以暴露所述第一连接插塞和所述第二连接插塞；于所述刻蚀通孔内形成第三连接插塞。
13、根据本专利技术的一些实施例，所述第一绝缘层包括氧化物层和所述氮化物层中的至少一种。
14、本专利技术还提出了一种半导体结构。
15、根据本专利技术实施例的半导体包括：基底，所述基底具有第一区域和第二区域，所述基底上设有栅极结构；位于所述第一区域的相邻的栅极结构的间距小于位于所述第二区域的相邻的栅极结构的间距；
16、第一绝缘层，所述第一绝缘层位于所述栅极结构表面，在所述第一区域，所述栅极结构侧壁的所述第一绝缘层之间形成有第一凹槽，所述第一凹槽与所述第一区域的源漏区位置对应；第二绝缘层，所述第二绝缘层形成在所述第二区域的第一绝缘层的侧壁，在所述第二区域，所述栅极结构的侧壁的所述第二绝缘层之间形成有第二凹槽，所述第二凹槽与所述第二区域的源漏区位置对应；
17、第一连接插塞，所述第一连接插塞位于所述第一凹槽内且与所述第一区域的所述源漏区连接；第二连接插塞，所述第二连接插塞位于所述第二凹槽内且与所述第二区域的所述源漏区连接。
18、根据本专利技术的一些实施例，所述第一绝缘层至少部分位于所述第一区域的所述源漏区上，所述第二绝缘层至少部分位于所述第二区域的所述源漏区上。
19、根据本专利技术的一些实施例，所述半导体结构还包括第三连接插塞，所述第三连接插塞与所述栅极结构相连。
20、由此根据本专利技术实施例的半导体结构及其制备方法，第一区域可以为核心区域和感应放大区域，第二区域可以为外围区域，第一区域的栅极结构之间的间距小于第二区域的栅极结构之间的间距，第一区域的栅极结构的侧壁设有第一绝缘层，第二区域的栅极结构侧壁设有第一绝缘层和第二绝缘层，第一区域的栅极结构之间和第二区域的栅极结构之间的绝缘层层数不同，通过减小第一区域的栅极结构之间的绝缘层层数，可减小绝缘层的占据空间，以增大第一区域的栅极结构之间的第一连接插塞的空间，有利于第一连接插塞的形成和与第一区域的源漏区的自对准，也能够防止第一连接插塞过细而断裂，而且第二区域的栅极结构之间的绝缘层数相对较多，可防止第二区域的栅极结构之间的绝缘层被过刻穿而导致出现短路现象。
本文档来自技高网...【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述半导体结构的制备方法，其特征在于，于所述栅极结构表面形成第一绝缘层的步骤包括：
3.根据权利要求2所述半导体结构的制备方法，其特征在于，在形成第二绝缘层的步骤中，于位于所述第二区域的所述第二子绝缘层的侧壁形成第三子绝缘层，所述第三子绝缘层之间形成第三子凹槽，所述第二绝缘层包括第三子绝缘层；
4.根据权利要求3所述半导体结构的制备方法，其特征在于，形成所述第二绝缘层的步骤还包括至少于所述第三子绝缘层的表面形成第四子绝缘层，所述第四子绝缘层和所述第三子绝缘层共同形成所述第二绝缘层。
5.根据权利要求4所述半导体结构的制备方法，其特征在于，在形成所述第四子绝缘层之前还包括：
6.根据权利要求5所述半导体结构的制备方法，其特征在于，采用原子层沉积法形成所述第一牺牲层。
7.根据权利要求5所述半导体结构的制备方法，其特征在于，形成所述第一连接插塞和所述第二连接插塞的步骤包括：
8.根据权利要求7所述半导体结构的制备方法，其特征在于，去除
9.根据权利要求8所述半导体结构的制备方法，其特征在于，于所述第一凹槽内形成所述第一连接插塞，于所述第二凹槽内形成第二连接插塞的步骤包括：
10.根据权利要求1所述半导体结构的制备方法，其特征在于，还包括：
11.根据权利要求10所述半导体结构的制备方法，其特征在于，形成所述第三连接插塞的步骤包括：
12.根据权利要求10所述半导体结构的制备方法，其特征在于，所述第一绝缘层包括氧化物层和氮化物层中的至少一种。
13.一种半导体结构，其特征在于，包括：
14.根据权利要求13所述半导体结构，其特征在于，所述第一绝缘层至少部分位于所述第一区域的所述源漏区上，所述第二绝缘层至少部分位于所述第二区域的所述源漏区上。
15.根据权利要求13所述半导体结构，其特征在于，还包括第三连接插塞，所述第三连接插塞与所述栅极结构相连。
...【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述半导体结构的制备方法，其特征在于，于所述栅极结构表面形成第一绝缘层的步骤包括：
3.根据权利要求2所述半导体结构的制备方法，其特征在于，在形成第二绝缘层的步骤中，于位于所述第二区域的所述第二子绝缘层的侧壁形成第三子绝缘层，所述第三子绝缘层之间形成第三子凹槽，所述第二绝缘层包括第三子绝缘层；
4.根据权利要求3所述半导体结构的制备方法，其特征在于，形成所述第二绝缘层的步骤还包括至少于所述第三子绝缘层的表面形成第四子绝缘层，所述第四子绝缘层和所述第三子绝缘层共同形成所述第二绝缘层。
5.根据权利要求4所述半导体结构的制备方法，其特征在于，在形成所述第四子绝缘层之前还包括：
6.根据权利要求5所述半导体结构的制备方法，其特征在于，采用原子层沉积法形成所述第一牺牲层。
7.根据权利要求5所述半导体结构的制备方法，其特征在于，形成所述第一连接插塞和所述第二连接插塞的步骤包括：
【专利技术属性】
技术研发人员：唐衍哲，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。