用于分层存储器体系结构的存储器装置制造方法及图纸

提供一种分层存储器装置，该分层存储器装置具有不同存储器规格的多个接口，并且该分层存储器装置包括相变存储器（ＰＣＭ）。输入端口和输出端口将串行链分层或分层树结构中的分层存储器装置与他存储器连接起来。标准非分层存储器装置也能够附着到分层存储器装置的输出端口上。

【技术实现步骤摘要】

本专利技术涉及存储领域，尤其涉及一种分层存储器装置。
技术介绍
利用当前的微处理器，在CPU和/或核心逻辑与系统存储器之间的数据处理变成 了系统性能的瓶颈。由于系统级总线的本征电容，当传送二进制数据时大量的功率在处理 器的输入/输出接口处被消耗。考虑到改善系统性能，造成总线等待时间的同时进行的功 率和定时优化是很关键的设计制约。在接口处需要对大容量存储的存储器装置进行另外的 改进。
技术实现思路
本专利技术提供一种分层存储器装置，该分层存储器装置包括相变存储器(PCM)；具 有不同的存储器规格(format)的多个接口 ；以及输入端口和输出端口，用于连接串行链分 层或分层树结构中的分层存储器装置，其中标准非分层存储器装置附着(attach)到所述 分层存储器装置的输出端口。本专利技术还提供一种用于存储器子系统中的分层存储器装置，该分层存储器装置包 括相变存储器(PCM)；以及处理器核心，用于执行均勻磨损、高速缓存、错误检测和校正、 及数据操作的算法，从而管理性能和可靠性；其中所述分层存储器装置可配置为作为IO映 射的装置、存储器映射的装置、或存储器映射的IO装置来运行。本专利技术还提供一种具有缓冲存储器的分层存储器装置，该分层存储器装置包括 相变存储器(PCM)阵列；RAM接口(随机存取存储器接口)；NAND接口(与非接口)，用于提 取命令信息以基于所述命令来调整所述NAND接口与所述缓冲存储器之间的数据速率；网络接口，用于支持信令速率和通过通信链接进行的数据分组传输；存储接口 ；以及外围接□。本专利技术还提供一种封装的存储器装置，该存储器装置包括分层存储器，具有相变 存储器(PCM)阵列和用于处理不同的存储器规格的包括NAND接口的多个接口 ；以及第一 NAND装置和第二 NAND装置，连接到所述分层存储器装置的输出端口。本专利技术还提供一种封装的存储器装置，该存储器装置包括第一分层存储器和第 二分层存储器，每个分层存储器具有相变存储器(PCM)阵列、和用于处理不同的存储器规 格的多个接口、以及链接到NAND装置的输出端口。本专利技术还提供一种封装的存储器装置，该存储器装置包括第一分层存储器和第 二分层存储器，每个分层存储器具有相变存储器(PCM)阵列、用于处理不同的存储器规格 的多个接口、以及输出端口 ；第一 NAND装置和第二 NAND装置，连接到所述第一分层存储器 的输出端口 ；以及第三NAND装置和第四NAND装置，连接到所述第二分层存储器的输出端附图说明在说明书的结论部分特别地指出和清楚地声明了本专利技术的主题。然而，当和以下 附图一起阅读时，可以参考下面的详细描述来更好地理解关于本专利技术的组织结构和操作方 法及其目的、特征和优点。其中图1是根据本专利技术的可以被用作分层(hierarchical)体系结构中的存储器存储 的分层存储器装置；图2是根据本专利技术的各种分层存储器配置的示意图；图3示出了根据本专利技术的各种组合中的配备有NAND(与非)和RAM的分层存储器； 以及图4示出了封装的装置，该封装的装置可以安装在基底上的方块上，之后该封装 的装置可以被凸起以创建芯片尺寸封装(CSP)或球栅阵列(BallGrid Array, BGA)作为最 终封装。可以理解，为了进行简明清楚的说明，附图中示出的元件不必要按照尺寸绘制。例 如，为了清楚，一些元件的尺寸可以相对于其它元件被放大。而且，在合适处，附图中重复的 附图标记指示对应的或类似的元件。具体实施例方式在下面的详细描述中，列举了一些特定的细节以提供对本专利技术的透彻的理解。然 而，对于本领域的技术人员来说，可以理解，可以在没有这些特定细节的情况下实施本发 明。在其它示例中，没有详细描述公知的方法、步骤、组件和电路，以避免使本专利技术不明确。应该理解，术语“耦合”和“连接”以及其派生词不是彼此的同义词。而是，在特定 的实施方式中，“连接”可以被用于指示两个或多个元件彼此直接物理或电接触。“耦合”可 以被用于指示两个或多个元件彼此直接或间接(有其它元件介于其间)物理或电接触，和 /或两个或多个元件彼此协作或交互(例如以原因与后果的关系)。在图1中示出的体系结构显示了根据本专利技术的分层存储器装置100，该分层存储 器装置100包括多个接口和处理器核心148以便于与分层排列中的其它存储装置进行通 信。总线104提供到多处理接口的连接，该多处理接口允许在处理器、可以被附着的任何I/ 0以及混合的存储器类型之间进行通信。经由总线104提供的高速通信支持直接的写入， 并提供高速总线事务处理。总线104中的信号使用各种信令方法。作为这些信令的方法示 例，总线104可以提供端信号或使用射电(gunning)收发逻辑(GTL)信令技术的信号，所述 射电收发逻辑信令技术具有通过接收机使用参考等级的差分输入缓冲器从而确定信号是 逻辑0还是逻辑1，然而本专利技术的范围不局限于这些示例，也可以使用其它信令方法。存储器装置100包括RAM (随机存取存储器)接口 130、与非(NAND)接口 132、网 络接口 134、存储接口 136和外围接口 138。RAM接口 130使用接口电路来提供主机控制器 与存储器装置100之间的通信，所述接口电路选择地以越来越高的多个基本读取速率进行 操作。例如，RAM接口 130可以提供数据的串行输入，或者可替换地，通过同步接口提供更 高的带宽，所述同步接口在响应于控制输入(同步动态随机存取存储器(SDRAM))之前等待 时钟信号。RAM接口 130还可以作为双倍数据速率随机存取存储器(DDR RAM)或下一代DDR2来接收数据。在DDR2中，总线以存储器单元速度的两倍的速度被计时，从而DDR2能够有 效地以DDR总线速度的两倍速度来操作。RAM接口 130还可以提供双倍数据速率三同步动 态随机存取存储器(DDR3SDRAM)，该DDR3SDRAM以DDR2的数据速率的两倍的数据速率来传 输数据，从而能够达到比早期的存储器技术更高的数据速率和更高的峰值速率。存储器装 置100还可以适应于DDR4，所述DDR4以1.2伏特操作输入/输出(I/O)。分层存储器装置 100还支持降低功率的接口，诸如低功率双倍数据速率(LPDDR)和具有更低的供电电压的 LPDDR2。 NAND接口 132对操作进行控制以支持将NAND存储器连接到主机处理器从而提供 更低的带宽、更长的等待时间，和提供设计的简单性以及相对于RAM接口 130减少的引线个 数。存储器块140接收数据以支持NAND闪存，所述NAND闪存可以被用于大容量存储应用。 在操作以支持NAND闪存时，存储器装置100执行三种基本操作，称为读取页面(page)、对 页面编程和擦除时钟。为了支持NAND配置，存储器块140包括一组块和页面，其中每个页 面具有存储用户数据的数据部分和存储与用户数据相关联的元(meta)数据(诸如ECC信 息)的备用部分。 命令和操作信息被提取以控制NAND接口 132、以及基于命令和地址来调整NAND接 口与缓冲存储器142之间的数据输入和/或输出。数据可以从NAND接口 132被输出到错 误检测与配置114中的错误校正逻辑，以用于对数据执行错误校正。利用集成能力，存储器 装置100可以用作多核NAND管本文档来自技高网...

【技术保护点】
一种分层存储器装置，该分层存储器装置包括：相变存储器；具有不同的存储器规格的多个接口；以及输入端口和输出端口，用于连接串行链分层或分层树结构中的分层存储器装置，其中标准非分层存储器装置附着到所述分层存储器装置的输出端口。

【技术特征摘要】
US 2009-6-11 12/483,198一种分层存储器装置，该分层存储器装置包括相变存储器；具有不同的存储器规格的多个接口；以及输入端口和输出端口，用于连接串行链分层或分层树结构中的分层存储器装置，其中标准非分层存储器装置附着到所述分层存储器装置的输出端口。2.根据权利要求1所述的分层存储器装置，其中所述多个接口包括随机存取存储器接 口、与非接口、网络接口、存储接口以及外围接口。3.根据权利要求1所述的分层存储器装置，该分层存储器装置还能配置为作为IO映射 的装置、存储器映射的装置、或存储器映射的IO装置来运行。4.根据权利要求1所述的分层存储器装置，该分层存储器装置用于切换在所述分层树 结构中的上行流端口和下行流端口之间的业务。5.根据权利要求1所述的分层存储器装置，该分层存储器装置用于解译所述串行链分 层中的业务从而确定所述业务是用于所述分层存储器装置还是用于下行流/上行流节点 的。6.一种用于存储器子系统中的分层存储器装置，该分层存储器装置包括相变存储器；以及处理器核心，用于执行均勻磨损、高速缓存、错误检测和校正、及数据操作的算法，从而 管理性能和可靠性；其中所述分层存储器装置可配置为作为IO映射的装置、存储器映射的 装置、或存储器映射的IO装置来运行。7.根据权利要求6所述的分层存储器装置，其中所述分层存储器装置作为基于扇区的 装置来运行。8.根据权利要求6所述的分层存储器装置，其中所述分层存储器装置与串行链配置中 的其它分层存储器装置连接。9.根据权利要求6所述的分层存储器装置，其中所述分层存储器装置与树结构中的其 它分层存储器装置连接。10.一种具有缓冲存储器的分层存储器装置，该分层存储器装置包括相变存储器阵列；随机存取存储器接口；与非接口，用于提取命令信息以基于所述命令来调整所述与非接口与所述缓冲存储器 之间的数据速率；网络接口，用于支持信令速率和通过通信链接进行的数据分组传输；存储接口 ；以及外围接口。11.根据权利要求10所述的分层存储器装置，其中所述随机存取存储器接口作为双倍 数据速率随机存取存储器来提供主机与所述存储器装置之间的通信。12.根据权利要求10所述的分层存储器装置，其中所述随机存...

【专利技术属性】
技术研发人员：S艾勒特，M莱因万德，
申请(专利权)人：S艾勒特，M莱因万德，
类型：发明
国别省市：US[美国]