【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有分层存储器体系结构的数据处理系统。
技术介绍
存储器的分层体系结构用于桥接快速处理器循环时间和慢速存储器访问时间之间的间隙。在一般情况下，这样一种存储器的分层包括一个与处理器耦合的相当小但快速的第一层(level)高速缓冲存储器(最高等级(ranked))和一个与所说的第一层高速缓冲存储器耦合的较慢的但相当大的第二层高速缓冲存储器。下一个较低等级层可以是一个主存储器，但按照另一种方式，也可以是位于第二层高速缓冲存储器和该存储器之间的另一个较大的高速缓冲存储器。在最低的等级层，存储器分层结构例如有一个大容量的存储介质，如磁盘或光盘。按照另一种方式，可以经过一个传输系统如网络或调制解调器连接为主存储器提供数据。在一系列参考文献中可以发现在本申请中讨论的某些基本概念的更加详细的描述，其中包括Hennessy，John L等人的“计算机体系结构--定性处理方法”(Morgan Kaufmann出版公司，San Mateo，Calif.，1990)。Hennessy的教科书，特别是第8章，对于本专利技术要解决的高速缓冲存储器问题提供了极好的解释。许多高...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种数据处理系统，包括一个处理器(P)和一个存储器分层结构，其中在该分层结构中最高的等级层是耦合到处理器的一个高速缓冲存储器，其中在存储器的分层结构中较高等级的高速缓冲存储器(C1)具有按照写入分配方案操作的高速缓存控制器(CC1)，较低等级的高速缓冲存储器(C2)耦合到较高等级的高速缓冲存储器(C1)并且具有高速缓存控制器(CC2)，其中的较高等级的高速缓冲存储器的容量小于较低等级的高速缓冲存储器的容量，其中两个高速缓冲存储器(C1、C2)管理辅助信息(V1、V2)，辅助信息(V1、V2)表示其中提供的数据(D1、D2)是否有效，其特征在于较低等级的高速缓冲存储器(C2)的行长度是较高等级的高速缓冲存储器(C1)的行长度的整数倍，其中在较高等级的高速缓冲存储器(C1)中的辅助信息(V1)所涉及的数据元(D1)的颗粒度比较低等级的高速缓冲存储器(C2)精细一些，并且其中对于较高等级的高速缓冲存储器(C1)进行安排，以便与一行数据(DL)结合向较低等级的高速缓冲存储器(C2)发送一个写屏蔽(WM)，用于指示较低等级的高速缓冲存储器(C2)中的哪些数据要以较精细的颗粒度进行改写，对于较低等级的高速缓冲存储器的高速缓存控制器(CC2)进行安排，以便在一个高速缓存行还没有高速缓存的情况下从存储器的分层结构中的下一个较低等级层(M)中提取这个高速缓存行，并且写屏蔽(WM)表示在由较高等级的高速缓冲存储器(C1)提供的这一行中的数据只是部分有效的，并且其中，如果写屏蔽(WM)表示由较高等级的高速缓冲存储器(C1)提供的这一行按照较低等级的高速缓冲存储器(C2)中的辅助信息(V2)的较粗的颗粒度是有效的，则要抑制来自所说的下一个较低等级层(M)的行的提取，在这种情况下，较低等级的高速缓冲存储器的控制器(CC2)在较低等级的高速缓冲存储器(C2)中分配所说的高速缓存行而不用提取它。2.根据权利要求1所述的数据处理系统，包括一个或多个另外的处理器(P、P`、P``)，并且其中存储器的分层结构包括一个存储器(M)，存储器(M)的等级低于所说的较低等级的高速缓冲存储器(C2)的等级，并且存储器(M)的等级与所说另外的处理器共享。3.根据权利要求1或2所述的数据处理系统，其中较低等级的高速...
【专利技术属性】
技术研发人员：J·T·J·范伊恩德霍文，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。