用于合并覆盖数据的ＥＤＡ覆盖日志的方法和装置制造方法及图纸

本申请涉及用于合并覆盖数据的ＥＤＡ覆盖日志的方法和装置。公开了一种合并覆盖日志的电子设计自动化技术。通过验证硬件描述语言电路设计来生成覆盖日志。在生成覆盖日志时合并覆盖日志而不等待所有未决覆盖日志。还公开了合并覆盖日志的另一电子设计自动化技术。合并的覆盖日志包括硬件描述语言电路设计的第一仿真的第一覆盖日志和硬件描述语言电路设计的第二仿真的第二覆盖日志。第一仿真基于硬件描述语言电路设计的第一硬件验证语言覆盖模型。第二仿真基于硬件描述语言电路设计的第二硬件验证语言覆盖模型。第二硬件验证语言覆盖模型比第一硬件验证语言覆盖模型要新，并且与第一硬件验证语言覆盖模型不同。

【技术实现步骤摘要】

本申请总体上涉及电子设计自动化，并且更具体地，涉及用于 合并覆盖数据的EDA覆盖日志的方法和装置。
技术介绍
电子设计自动化EDA在半导体产业中应用于实际上所有器件 设计项目。在进行了产品构思之后，EDA工具用来定义具体实现。 在称为流片的过程中，使用EDA工具定义的实现用来创建掩模 数据，该掩模数据用于产生掩模以便在生产成品芯片时进行光刻。 继而创建掩模，并且将这些掩模与制造设备一起用来制造集成电路 晶片。对晶片进行分割、封装和組装，从而提供集成电路芯片以便 分发。使用EDA工具的示例设计程序开始于使用架构定义工具的总 体系统设计，这些工具描述将使用集成电路实现的产品的功能。接 下来，应用逻辑设计工具，以便基于描述语言如Verilog或者VHDL等来创建高级描述；并且在迭代过程中应用功能验证工具，以保证 该高级描述实现设计目标。接下来，使用合成和测试设计工具将高 级描述转移成网表，针对目标技术优化网表，以及设计和实现允许 按照网表来检查成品芯片的测试。典型设计流程可能接下来包括设计规划阶段，在该阶段中，构 造和分析芯片的总体平面图，以保证可以在高层级实现网表的时序 参数。接下来，本文档来自技高网...

【技术保护点】
一种电子设计自动化方法，包括：　在硬件描述语言电路设计的验证所生成的覆盖日志生成时，合并所述覆盖日志，而不等待未决验证的所有覆盖日志。

【技术特征摘要】
US 2008-9-15 12/210,8871.一种电子设计自动化方法，包括在硬件描述语言电路设计的验证所生成的覆盖日志生成时，合并所述覆盖日志，而不等待未决验证的所有覆盖日志。2. 根据权利要求1所述的电子设计自动化方法，其中所述覆盖 日志的至少一个覆盖日志由所述硬件描述语言电路设计的仿真生成。3. 根据权利要求1所述的电子设计自动化方法，还包括响应 于所述合并，变更所述硬件描述语言电路设计的未决仿真的条件。4. 根据权利要求1所述的电子设计自动化方法，还包括响应于所述合并，变更所述硬件描述语言电路设计的未决仿真的输入参数。5. 根据权利要求1所述的电子设计自动化方法，还包括 响应于所述合并，释放至少部分大容量存储。6. 根据权利要求1所述的电子设计自动化方法，还包括 响应于所述合并以及响应于满足预定条件，生成覆盖报告。7. 根据权利要求1所述的电子设计自动化方法，还包括响应于所述合并，确定预期完成未决验证不足以改进所述石更件 描述语言电路设计的验证覆盖。8. 根据权利要求1所述的电子设计自动化方法，还包括响应于所述合并，通过确定将由未决仿真进行仿真的所述硬件 描述语言电路设计的属性已经进行过仿真，从而确定预期完成所述 未决 -验证不足以改进所述石更件描述语言电路^殳计的验证覆盖。9. 根据权利要求1所述的电子设计自动化方法，还包括响应于所述合并，确定预期完成所述未决验证不足以改进所述 硬件描述语言电路设计的验证覆盖，并且使所述未决验证停止。10. 根据权利要求1所述的电子设计自动化方法，其中所述合 并得到包括形式验证覆盖数据的已合并覆盖日志。11. 根据权利要求1所述的电子设计自动化方法，...

【专利技术属性】
技术研发人员：M比斯特，S梅罗特拉，
申请(专利权)人：新思科技有限公司，
类型：发明
国别省市：US[美国]