【技术实现步骤摘要】
本专利技术涉及通信，具体涉及一种面向64gbps高速串行收发机的信号检测器。
技术介绍
1、在以板间传输为代表的长距离串行通信中，信道衰减和isi(符号间干扰)加剧会导致信号眼图减小从而引起判决误码率升高，这成为制约传输速率提升的最主要因素。随着serdes技术发展，采用更先进的pam4调制和利用adc+dsp的模数混合架构取代传统模拟架构分别从提高带宽利用率和提供更强的均衡能力两方面提升了长距离信道的传输速率。但这也带来了眼图减小、结构复杂度加剧和功耗、面积增加的问题。
2、在这种情况下，duobinary(双二进制)成为一种带宽受限前提下nrz和pam4之间一种很好的折衷方案。duobinary信号(简称db信号)相比传统nrz信号具有更高的带宽利用率和更低的误码率。在12db插损信道下传输20gbps信号。其并非自适应，因此应用场景有限。现有技术采用了发送端自适应均衡的方式实现了17db插损信道下传输100gbps信号。然而发送端自适应方式并不适合实际应用场景。并且，以上几种方式都是采用模拟电路的方式在发送端生成duobinary信号，并不适adc+dsp的混合结构。
3、图1为简化的接收端db信号产生结构模型。发射机发出nrz(非归零)信号经过信道后会产生isi(符号间干扰)。在理想的nrz传输信道中，需要完全消除isi。而在接收端生成db信号就是利用已知的isi信号构建传输函数hch≈1+z-1，将两电平的nrz变为3电平的db信号，从而提高传输速率，并减少均衡器开销。为减少错误传递，有时需要在
4、在传统的接收端db生成方式中，通常采用改变ctle参数结合信道特性调节传输函数以产生db信号，如图2所示。在典型的nrz应用中，ctle通过调节rs和cs来调整信号增幅，用于补偿信道在不同频率的衰减来实现无isi传输。由于db容许信号在一定程度isi存在时的无误码传输，因此在同样传输函数下db传输速率比nrz更高，如图2所示。同样，ctle在生成db信号时的频点增益和通频带要求也比均衡nrz信号时要小，可以在一定程度上减少ctle功耗。但是，传统的ctle(连续时间性线性均衡器)加dfe(判决反馈均衡)的双二进制信号生成方式调节范围窄，模拟和数字端分离，结构复杂，自适应能力弱。mlsd(最大似然序列检测)是duobinary的最佳检测结构，它充分利用了duobinary信号间的相关度，具有较低的检测误码率(chuan)。但是由于结构较为复杂，其相关研究较少。现有技术提出了1gbps速率duobianry的viterbe检测结构，但是其速率较低且功耗较高，并且不能实现参数的自适应调整，难以适应信道变化。
技术实现思路
1、本专利技术要解决的技术问题：针对现有技术的上述问题，提供一种面向64gbps高速串行收发机的信号检测器，本专利技术旨在实现双二进制信号的并行检测和解码，降低检测误码率，避免了传统迫零算法因输入零点导致的收敛速度降低问题，实现抽头系数的快速收敛。
2、为了解决上述技术问题，本专利技术采用的技术方案为：
3、一种面向64gbps高速串行收发机的信号检测器，包括并行四抽头前馈均衡器、并行两状态最大似然序列检测器、prbs校验器、过滤器、先进先出队列fifo和并行系数更新器，来自外部模数转换器adc输入的64个8位数据被送入64路并行四抽头前馈均衡器中进行双二进制信号的生成和均衡并将64个8位数据扩位展为11位，64路并行数据送入2路序列长度为42的并行两状态最大似然序列检测器进行db信号的检测，输出的64位非归零nrz信号被送入prbs校验器以用于进行校验，所述先进先出队列fifo与并行四抽头前馈均衡器的输出端相连以用于将并行四抽头前馈均衡器的输出数据同步送入并行系数更新器，通过并行系数更新器实现抽头系数的自适应更新，并将更新后的抽头系数通过过滤器过滤后送入并行四抽头前馈均衡器中以用于信号的均衡。
4、可选地，所述并行四抽头前馈均衡器包括64路并行的前馈均衡器ffe0～ffe63，所述64路并行的前馈均衡器ffe0～ffe63的前端包括1个前置抽头、1个主抽头和2个后置抽头以用于抽取本时钟周期的64个数据、前一时钟周期的1个数据和后一时钟周期的2个数据共计67个数据，且将67个数据按4个数据一组平均分配到64路并行的前馈均衡器ffe0～ffe63中，所述64路并行的前馈均衡器ffe0～ffe63生成64×11位完成均衡后的双二进制信号。
5、可选地，所述64路并行的前馈均衡器ffe0～ffe63中，任意第i个前馈均衡器ffei包括分配器模块dispenser和乘积累加模块，输入第i个前馈均衡器ffei的4×8位数据在分配器模块dispenser中完成扩位操作形成11位数据，4个11位数据分别在乘积累加模块与各个抽头完成乘积后进行累加输出均衡后的11位完成均衡后的双二进制信号。
6、可选地，所述并行两状态最大似然序列检测器包括两路并行的最大似然序列检测器mlsd，64路并行数据送入2路序列长度为42的并行两状态最大似然序列检测器后，来自并行四抽头前馈均衡器的任意第n个时钟周期的64位数据、第n-1个时钟周期的5位数据和第n+1个时钟周期的5位数据组合成74个数据d0-d73，再将74个数据d0-d73分割为d0-d41和d32-d73两组数据后送入两路并行的两状态最大似然序列检测器mlsd，两路并行的两状态最大似然序列检测器mlsd分别检测并解码出32个1位数据组合成64位数据输出。
7、可选地，所述两状态最大似然序列检测器mlsd包含4种可能状态id＝{00，01，10，11}，每个时钟周期针对输入的42个数据d0-d41或者d32-d73计算42组分支度量值bm，每组分支度量值bm包含4个分支度量值bm，每组的4个分支度量值bm依次分成2组进行加比选操作，最终得到2组42个数据的可能检测值id0和id1，可能检测值id0和id1为4种可能状态id中的一种，且由较小的可能检测值id0和id1中的解码部分输出为检测结果，所述解码部分用于将分区编号转换为实际的检测电平。
8、可选地，所述计算42组分支度量值bm的函数表达式为：
9、
10、上式中，bm(sk-1,sk,k)为k时刻sk-1到sk的分支度量值，sk-1为k-1时刻的可能取值，sk为k时刻的可能取值，k为采样时刻，r(k)为k时刻的输入信号，h(l)为第l个isi参数，v'(k-l)为k-l时刻的检测值，l为考虑的isi参数个数。
11、可选地，所述并行系数更新器用于针对最大似然序列检测器mlsd产生的64个id值中选择4个id值，并将4个id值转换为11位后再分别进行抽头系数的自适应更新。
12、可选地，所述将4个id值转换为11位后再分别进行抽头系数的自适应更新时，任意一个转换为11位的id值进行抽头系数的自适应更新的函数表达式为：
<本文档来自技高网...【技术保护点】
1.一种面向64Gbps高速串行收发机的信号检测器，其特征在于，包括并行四抽头前馈均衡器(1)、并行两状态最大似然序列检测器(2)、PRBS校验器(3)、过滤器(4)、先进先出队列FIFO(5)和并行系数更新器(6)，来自外部模数转换器ADC输入的64个8位数据被送入64路并行四抽头前馈均衡器(1)中进行双二进制信号的生成和均衡并将64个8位数据扩位展为11位，64路并行数据送入2路序列长度为42的并行两状态最大似然序列检测器(2)进行DB信号的检测，输出的64位非归零NRZ信号被送入PRBS校验器(3)以用于进行校验，所述先进先出队列FIFO(5)与并行四抽头前馈均衡器(1)的输出端相连以用于将并行四抽头前馈均衡器(1)的输出数据同步送入并行系数更新器(6)，通过并行系数更新器(6)实现抽头系数的自适应更新，并将更新后的抽头系数通过过滤器(4)过滤后送入并行四抽头前馈均衡器(1)中以用于信号的均衡。
2.根据权利要求1所述的面向64Gbps高速串行收发机的信号检测器，其特征在于，所述并行四抽头前馈均衡器(1)包括64路并行的前馈均衡器FFE0～FFE63，所述64路
3.根据权利要求2所述的面向64Gbps高速串行收发机的信号检测器，其特征在于，所述64路并行的前馈均衡器FFE0～FFE63中，任意第i个前馈均衡器FFEi包括分配器模块Dispenser和乘积累加模块，输入第i个前馈均衡器FFEi的4×8位数据在分配器模块Dispenser中完成扩位操作形成11位数据，4个11位数据分别在乘积累加模块与各个抽头完成乘积后进行累加输出均衡后的11位完成均衡后的双二进制信号。
4.根据权利要求1所述的面向64Gbps高速串行收发机的信号检测器，其特征在于，所述并行两状态最大似然序列检测器(2)包括两路并行的最大似然序列检测器MLSD，64路并行数据送入2路序列长度为42的并行两状态最大似然序列检测器(2)后，来自并行四抽头前馈均衡器(1)的任意第n个时钟周期的64位数据、第n-1个时钟周期的5位数据和第n+1个时钟周期的5位数据组合成74个数据D0-D73，再将74个数据D0-D73分割为D0-D41和D32-D73两组数据后送入两路并行的两状态最大似然序列检测器MLSD，两路并行的两状态最大似然序列检测器MLSD分别检测并解码出32个1位数据组合成64位数据输出。
5.根据权利要求4所述的面向64Gbps高速串行收发机的信号检测器，其特征在于，所述两状态最大似然序列检测器MLSD包含4种可能状态ID＝{00，01，10，11}，每个时钟周期针对输入的42个数据D0-D41或者D32-D73计算42组分支度量值BM，每组分支度量值BM包含4个分支度量值BM，每组的4个分支度量值BM依次分成2组进行加比选操作，最终得到2组42个数据的可能检测值ID0和ID1，可能检测值ID0和ID1为4种可能状态ID中的一种，且由较小的可能检测值ID0和ID1中的解码部分输出为检测结果，所述解码部分用于将分区编号转换为实际的检测电平。
6.根据权利要求5所述的面向64Gbps高速串行收发机的信号检测器，其特征在于，所述计算42组分支度量值BM的函数表达式为：
7.根据权利要求1所述的面向64Gbps高速串行收发机的信号检测器，其特征在于，所述并行系数更新器(6)用于针对最大似然序列检测器MLSD产生的64个ID值中选择4个ID值，并将4个ID值转换为11位后再分别进行抽头系数的自适应更新。
8.根据权利要求7所述的面向64Gbps高速串行收发机的信号检测器，其特征在于，所述将4个ID值转换为11位后再分别进行抽头系数的自适应更新时，任意一个转换为11位的ID值进行抽头系数的自适应更新的函数表达式为：
9.根据权利要求1所述的面向64Gbps高速串行收发机的信号检测器，其特征在于，所述过滤器(4)为均值滤波器以用于对多个时刻的抽头系数的值取平均值。
10.根据权利要求1所述的面向64Gbps高速串行收发机的信号检测器，其特征在于，所述PRBS校验器(3)用于对输入的64位非归零NRZ信号进行错误结果的数量检测并计算出误码率。
...【技术特征摘要】
1.一种面向64gbps高速串行收发机的信号检测器，其特征在于，包括并行四抽头前馈均衡器(1)、并行两状态最大似然序列检测器(2)、prbs校验器(3)、过滤器(4)、先进先出队列fifo(5)和并行系数更新器(6)，来自外部模数转换器adc输入的64个8位数据被送入64路并行四抽头前馈均衡器(1)中进行双二进制信号的生成和均衡并将64个8位数据扩位展为11位，64路并行数据送入2路序列长度为42的并行两状态最大似然序列检测器(2)进行db信号的检测，输出的64位非归零nrz信号被送入prbs校验器(3)以用于进行校验，所述先进先出队列fifo(5)与并行四抽头前馈均衡器(1)的输出端相连以用于将并行四抽头前馈均衡器(1)的输出数据同步送入并行系数更新器(6)，通过并行系数更新器(6)实现抽头系数的自适应更新，并将更新后的抽头系数通过过滤器(4)过滤后送入并行四抽头前馈均衡器(1)中以用于信号的均衡。
2.根据权利要求1所述的面向64gbps高速串行收发机的信号检测器，其特征在于，所述并行四抽头前馈均衡器(1)包括64路并行的前馈均衡器ffe0～ffe63，所述64路并行的前馈均衡器ffe0～ffe63的前端包括1个前置抽头、1个主抽头和2个后置抽头以用于抽取本时钟周期的64个数据、前一时钟周期的1个数据和后一时钟周期的2个数据共计67个数据，且将67个数据按4个数据一组平均分配到64路并行的前馈均衡器ffe0～ffe63中，所述64路并行的前馈均衡器ffe0～ffe63生成64×11位完成均衡后的双二进制信号。
3.根据权利要求2所述的面向64gbps高速串行收发机的信号检测器，其特征在于，所述64路并行的前馈均衡器ffe0～ffe63中，任意第i个前馈均衡器ffei包括分配器模块dispenser和乘积累加模块，输入第i个前馈均衡器ffei的4×8位数据在分配器模块dispenser中完成扩位操作形成11位数据，4个11位数据分别在乘积累加模块与各个抽头完成乘积后进行累加输出均衡后的11位完成均衡后的双二进制信号。
4.根据权利要求1所述的面向64gbps高速串行收发机的信号检测器，其特征在于，所述并行两状态最大似然序列检测器(2)包括两路并行的最大似然序列检测器mlsd，64路并行数据送入...
【专利技术属性】
技术研发人员：许超龙，吕方旭，赖明澈，罗章，王强，黄恒，齐星云，徐佳庆，曹继军，张建民，庞征斌，陆平静，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。