【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路制造工艺方法，特别是涉及一种npn的制造方法。
技术介绍
1、现有bcd工艺中会采用基于p型阱(pw)的npn即pw base npn，现有pw base npn的形成工艺方法包括如下步骤：
2、采用低电阻率(low rs)的半导体衬底(substrate)，通常为硅衬底，低电阻率对应于高掺杂浓度。
3、进行n型埋层(bn)的制作，包括光刻定义即形成光刻胶图形(pr)、离子注入(implant)和推进(drive in)，注入元素(element)为sb该步骤可以简化为：bn pr+implant(element:sb)+drive in。
4、进行外延(epi)沉积(deposition)。
5、形成n型阱(nw)和pw，需要依次进行光刻、离子注入和推进，nw注入原始为p，pw注入元素为b。该步骤可以简化为：nw(p element)&pw(b element)pr+implant+drive in。
6、进行有源区(aa)的形成工艺(formation)。该步骤可以简化为：aa formation。
7、进行n+注入形成n+区(nplus)，注入元素采用as，该步骤可以简化为：nplus pr+implant(as)+drive in。
8、进行p+注入形成p+区(pplus)，注入元素采用b，该步骤可以简化为：pplus pr+implant(b)+drive in
9、进行层间膜(ild
10、形成接触孔(cnt)，包括接触孔的光刻定义，层间膜的刻蚀，w填充(w-filling)和w的化学机械研磨(w-cmp)，该步骤可以简化为：cnt pr+etch+w-filling+w-cmp
11、形成正面金属层(metal)并图形化，正面金属层采用溅射(sputter)工艺形成，图形化包括光刻定义和金属刻蚀，该步骤可以简化为：metal sputter+metal pr+metaletch。
12、进行钝化层(passivation)沉积(depo)，钝化层通常包括hdp氧化层(hdp-oxide)、pe氧化层(pe-oxide)和pe氮化层(pe-sin)的叠加层，hdp氧化层表示采用hdp cvd工艺形成的氧化层，pe氧化层表示采用pecvd工艺形成的氧化层，pe氮化层表示采用pecvd工艺形成的氮化硅层。该步骤可以简化为：passivation depo(hdp-oxide+pe-oxide+pe-sin)。
13、形成衬垫(pad)，包括光刻定义和刻蚀工艺，该步骤可以简化为：pad pr+padetch。
14、进行晶圆允收测试(wat test)。
15、现有方法形成的基于pw的npn并不能很好的实现对的电流放大系数如β(beta)系数的调节。
技术实现思路
1、本专利技术所要解决的技术问题是提供一种npn的制造方法，能调节器件的电流放大系数如beta系数且不会影响器件的其他性能。
2、为解决上述技术问题，本专利技术提供的npn的制造方法包括：
3、步骤一、在半导体衬底上形成npn的集电区、基区和发射区。
4、所述集电区的第一主体区位于所述基区的第二主体区的底部。
5、所述发射区位于所述第二主体区的选定区域中。
6、所述基区的第二引出区位于所述第二主体区的选定区域中。
7、所述集电区的第一引出区位于所述第二主体区外，所述第一引出区穿过所述第二主体区实现和所述第一主体区的接触。
8、在所述发射区、所述第二引出区和所述第一引出区之间通过场氧化层(fieldoxide)隔离。
9、所述场氧化层在所述发射区和所述第一引出区之间引入氧空位缺陷和界面态陷阱；所述界面态陷阱位于所述第二主体区和所述场氧化层之间的界面，所述氧空位缺陷位于所述场氧化层中。
10、步骤二、依次形成层间膜(ild)、接触孔(cnt)、正面金属层和钝化层，打开所述钝化层形成衬垫(pad)。
11、步骤三、对所述npn的电流放大系数进行调节，包括：
12、进行uvc照射产生电子空穴对并使空穴被所述氧空位缺陷捕获形成氧化物陷阱电荷以及被所述界面态陷阱捕获形成界面态陷阱电荷，通过设置所述氧化物陷阱电荷和所述界面态陷阱电荷的数量来调节所述npn的电流放大系数。
13、进一步的改进是，还包括：
14、步骤四、进行晶圆允收测试即wat。
15、进一步的改进是，步骤一中，通过增加所述场氧化层和所述第二主体区的面积增加所述界面态陷阱和所述氧空位缺陷的数量。
16、进一步的改进是，步骤一中，在所述发射区、所述第二引出区和所述第一引出区的表面上还形成有硅化物阻挡(sab)氧化层(oxide)。
17、所述界面态陷阱还位于所述第二主体区和所述硅化物阻挡氧化层之间的界面，所述氧空位缺陷位于所述硅化物阻挡氧化层中。
18、进一步的改进是，步骤三中，通过调节所述uvc照射时间来调节所述氧化物陷阱电荷和所述界面态陷阱电荷的数量。
19、当所述uvc照射时间小于等于饱和照射时间时，所述uvc照射时间越长，所述氧化物陷阱电荷和所述界面态陷阱电荷的数量越多，所述npn的电流放大系数越小；所述uvc照射时间越短，所述氧化物陷阱电荷和所述界面态陷阱电荷的数量越少，所述npn的电流放大系数越大。
20、当所述uvc照射时间大于饱和照射时间时，所述npn的电流放大系数不再随所述uvc照射时间的增加而下降。
21、进一步的改进是，步骤一包括如下分步骤：
22、步骤11、在所述半导体衬底上的选定区域形成n型埋层，所述n型埋层位于所述npn的形成区域并作为所述第一主体区。
23、步骤12、在所述半导体衬底上形成第一外延层。
24、步骤13、在所述第一外延层的选定区域中形成p型阱，所述p型阱的底部表面和所述n型埋层的顶部表面接触，所述p型阱作为所述第一主体区。
25、步骤14、在所述第一外延层的选定区域中形成n型阱，所述n型阱的底部表面和所述n型埋层的顶部表面接触；所述n型阱作为所述第一引出区的组成部分。
26、步骤15、形成所述场氧化层。
27、步骤16、进行n+离子注入同时形成第一n+区和第二n+区。
28、所述第一n+区作为所述发射区。
29、所述第二n+区形成于所述n型阱的表面区域中，由所述n型阱和所述第二n+区叠加形成所本文档来自技高网...
【技术保护点】
1.一种NPN的制造方法，其特征在于，包括：
2.如权利要求1所述的NPN的制造方法，其特征在于，还包括：
3.如权利要求1所述的NPN的制造方法，其特征在于：步骤一中，通过增加所述场氧化层和所述第二主体区的面积增加所述界面态陷阱和所述氧空位缺陷的数量。
4.如权利要求1所述的NPN的制造方法，其特征在于：步骤一中，在所述发射区、所述第二引出区和所述第一引出区的表面上还形成有硅化物阻挡氧化层；
5.如权利要求1所述的NPN的制造方法，其特征在于：步骤三中，通过调节UVC照射时间来调节所述氧化物陷阱电荷和所述界面态陷阱电荷的数量；
6.如权利要求1所述的NPN的制造方法，其特征在于，步骤一包括如下分步骤：
7.如权利要求6所述的NPN的制造方法，其特征在于：所述半导体衬底具有低电阻率。
8.如权利要求6所述的NPN的制造方法，其特征在于：步骤11中，采用光刻工艺定义所述N型埋层的形成区域；
9.如权利要求6所述的NPN的制造方法，其特征在于：步骤13中，采用光刻工艺定义所述P型阱的形成区
10.如权利要求6所述的NPN的制造方法，其特征在于：步骤15中，所述场氧化层包括局部场氧化层。
11.如权利要求6所述的NPN的制造方法，其特征在于：步骤16中，采用光刻工艺定义所述N+离子注入的区域；所述N+离子注入的杂质包括As，所述N+离子注入完成后还进行退火推进。
12.如权利要求6所述的NPN的制造方法，其特征在于：步骤17中，采用光刻工艺定义所述P+离子注入的区域；所述P+离子注入的杂质包括B，所述P+离子注入完成后还进行退火推进。
13.如权利要求1所述的NPN的制造方法，其特征在于：步骤二中，所述钝化层由氧化物钝化层和氮化物钝化层叠加而成；
14.如权利要求13所述的NPN的制造方法，其特征在于：所述氧化物钝化层包括HDP氧化层和PE氧化层的叠加层，所述HDP氧化层采用HDP CVD工艺生长形成，所述PE氧化层采用PECVD工艺生长形成；
15.如权利要求1所述的NPN的制造方法，其特征在于：所述半导体衬底的材料包括硅，所述第一外延层的材料包括硅。
...【技术特征摘要】
1.一种npn的制造方法，其特征在于，包括：
2.如权利要求1所述的npn的制造方法，其特征在于，还包括：
3.如权利要求1所述的npn的制造方法，其特征在于：步骤一中，通过增加所述场氧化层和所述第二主体区的面积增加所述界面态陷阱和所述氧空位缺陷的数量。
4.如权利要求1所述的npn的制造方法，其特征在于：步骤一中，在所述发射区、所述第二引出区和所述第一引出区的表面上还形成有硅化物阻挡氧化层；
5.如权利要求1所述的npn的制造方法，其特征在于：步骤三中，通过调节uvc照射时间来调节所述氧化物陷阱电荷和所述界面态陷阱电荷的数量；
6.如权利要求1所述的npn的制造方法，其特征在于，步骤一包括如下分步骤：
7.如权利要求6所述的npn的制造方法，其特征在于：所述半导体衬底具有低电阻率。
8.如权利要求6所述的npn的制造方法，其特征在于：步骤11中，采用光刻工艺定义所述n型埋层的形成区域；
9.如权利要求6所述的npn的制造方法，其特征在于：步骤13中，采用光刻工艺定义所述p型阱的形成区域；所述p型阱通过...
【专利技术属性】
技术研发人员：宗立超，王星杰，刘春玲，高峰，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。