【技术实现步骤摘要】
本专利技术涉及显示，具体涉及栅极驱动电路、显示面板及其驱动方法。
技术介绍
1、oled显示技术具备高对比、快速响应、低功耗等优势。为了进一步降低功耗，采用ltps+igzo结合而实现的ltpo显示技术可以实现低帧频显示，通过减少静态画面的反复刷新来降低驱动功耗。但现有的oled显示器在更新画面时，仍然需要在一帧内对全部像素电压进行初始化和写入。而在某些特殊画面下(如常亮显示画面、静态画面或较少更新的画面等)，整屏绝大部分像素电压不需要更新，即可以通过低漏电的ltpo tft维持在原有的显示亮度，对这些像素的反复刷写造成了数据线功耗的浪费。局部刷新栅极驱动(gate driveron array，goa)电路，可以实现屏幕局部画面的更新，而其余画面则不需要多次充放电，从而进一步降低oled显示的功耗，或通过显示画面局部更新实现穿戴、mobile、nb等oled产品的超低功耗。
2、然而，相关技术中局部刷新的goa电路中，多行goa单元共用同一选通信号ms(即大小相等)，当选通信号ms输出高电平信号时，多行goa单元的输出信号存在差异，造成显示面板亮度不均匀、出现横纹现象。
技术实现思路
1、为了解决上述问题，专利技术人通过研发找到了问题的成因，并形成了解决方案。
2、第一方面，本专利技术提供一种栅极驱动电路，该栅极驱动电路包括多行栅极驱动单元，
3、其中，每行栅极驱动单元包括移位寄存器和与其连接的选通电路，
4、所述多行栅极驱动单元的
5、每个选通电路被配置为，接收选通信号并且当所述扫描信号为第一电平信号以及所述选通信号为第二电平信号时，通过各自的输出端输出有效电平信号，当所述扫描信号为第三电平信号或者所述选通信号为第四电平信号时，通过各自的输出端输出非有效电平信号，
6、并且其中，所述多行栅极驱动单元被划分为至少1组，同组中每个选通电路被配置为在所输出的有效电平信号与非有效电平信号转换时所形成的下降沿趋于一致。
7、进一步地，上述所述的栅极驱动电路中，所述选通电路包括第一输出子电路和第二输出子电路；
8、所述第一输出子电路的控制端与所述移位寄存器电连接；
9、所述第一输出子电路的输入端与选通信号端电连接，用于接收所述选通信号；
10、所述第一输出子电路的输出端与所述第二输出子电路的输出端电连接；
11、所述第二输出子电路的控制端与所述移位寄存器电连接；
12、所述第二输出子电路的输入端与电源端电连接；其中，所述电源端用于输入所述第三电平信号；
13、同组中的所述第二输出子电路被配置为使得所述输出端在所输出的有效电平信号与非有效电平信号转换时所形成的下降沿趋于一致。
14、进一步地，上述所述的栅极驱动电路中，所述第二输出子电路包括控制晶体管；
15、所述控制晶体管的栅极作为所述第二输出子电路的控制端；
16、所述控制晶体管的第一极作为第二输出子电路的输入端；
17、所述控制晶体管的第二极作为所述第二输出子电路的输出端；
18、其中，同组中的所述控制晶体管的沟道宽长比被配置为使得所述输出端在所输出的有效电平信号与非有效电平信号转换时所形成的下降沿趋于一致。
19、进一步地，上述所述的栅极驱动电路中，同组中的控制晶体管的沟道宽长比被配置为：
20、前一级移位寄存器的控制晶体管的沟道宽长比小于后一级移位寄存器的控制晶体管的沟道宽长比。进一步地，上述所述的栅极驱动电路中，同组中的控制晶体管的沟道宽长比被配置为：
21、同组中的控制晶体管的沟道长度不变时，前一级移位寄存器的控制晶体管的沟道宽度小于后一级移位寄存器的控制晶体管的沟道宽度；或者，
22、同组中的控制晶体管的沟道宽度不变时，前一级移位寄存器的控制晶体管的沟道长度大于后一级移位寄存器的控制晶体管的沟道长度；或者，
23、前一级移位寄存器的控制晶体管的沟道宽度小于后一级移位寄存器的控制晶体管的沟道宽度，前一级移位寄存器的控制晶体管的沟道长度大于后一级移位寄存器的控制晶体管的沟道长度。
24、进一步地，上述所述的栅极驱动电路中，同组中的控制晶体管被划分为至少2个子组；
25、其中，每个子组中的控制晶体管的沟道宽长比相同；前一级子组的控制晶体管的沟道宽长比小于后一级子组的控制晶体管的沟道宽长比。
26、进一步地，上述所述的栅极驱动电路中，同组中的控制晶体管的沟道宽长比被配置为：
27、同组中的控制晶体管的沟道长度不变时，前一级子组的控制晶体管的沟道宽度小于后一级子组的控制晶体管的沟道宽度；或者，
28、同组中的控制晶体管的沟道宽度不变时，前一级子组的控制晶体管的沟道长度大于后一级子组的控制晶体管的沟道长度；或者，
29、前一级子组的控制晶体管的沟道宽度小于后一级子组的控制晶体管的沟道宽度，前一级子组的控制晶体管的沟道长度大于后一级子组的控制晶体管的沟道长度。
30、进一步地，上述所述的栅极驱动电路中，所述第二输出子电路包括控制晶体管和补偿电容；
31、所述控制晶体管的栅极作为所述第二输出子电路的控制端；
32、所述控制晶体管的第一极作为第二输出子电路的输入端；
33、所述控制晶体管的第二极作为所述第二输出子电路的输出端；
34、所述补偿电容的第一端与所述控制晶体管的栅极电连接；
35、所述补偿电容的第二端与所述控制晶体管的第一极电连接，和/或，所述补偿电容的第三端与所述控制晶体管的第二极电连接；
36、同组中的补偿电容被配置为使得所述输出端在所输出的有效电平信号与非有效电平信号转换时所形成的下降沿趋于一致。
37、进一步地，上述所述的栅极驱动电路中，同组中的控制晶体管的沟道宽长比还被配置为使得所述输出端在所输出的有效电平信号与非有效电平信号转换时所形成的下降沿趋于一致。
38、进一步地，上述所述的栅极驱动电路中，所述补偿电容包括第一电容和/或第二电容；
39、所述第一电容的第一端与所述控制晶体管的栅极电连接；所述第一电容的第二端与所述电源端电连接；
40、所述第二电容的第一端与所述控制晶体管的栅极电连接；所述第二电容的第二端与所述控制晶体管的输出端电连接；
41、同组中的第一电容被配置为在前行的第一电容的容值大于在后行的第一电容的容值；
42、同组中的第二电容被配置为在前行的第二电容的容值小于在后行的第二电容的容值。
43、第二方面，本专利技术提供一种显示面板，该显示面板包括：
44、多个像素电路；
45、多条栅线，与所述多个像素电路电连接；
46、如上任一项所述本文档来自技高网...
【技术保护点】
1.一种栅极驱动电路，其特征在于，包括多行栅极驱动单元，
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述选通电路包括第一输出子电路和第二输出子电路；
3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第二输出子电路包括控制晶体管；
4.根据权利要求3所述的栅极驱动电路，其特征在于，同组中的控制晶体管的沟道宽长比被配置为：
5.根据权利要求4所述的栅极驱动电路，其特征在于，同组中的控制晶体管的沟道宽长比被配置为：
6.根据权利要求3所述的栅极驱动电路，其特征在于，同组中的控制晶体管被划分为至少2个子组；
7.根据权利要求6所述的栅极驱动电路，其特征在于，同组中的控制晶体管的沟道宽长比被配置为：
8.根据权利要求2所述的栅极驱动电路，其特征在于，所述第二输出子电路包括控制晶体管和补偿电容；
9.根据权利要求8所述的栅极驱动电路，其特征在于，
10.根据权利要求8或9所述的栅极驱动电路，其特征在于，所述补偿电容包括第一电容和/或第二电容；
11.一种显示面
12.一种如权利要求11所述的显示面板的驱动方法，其特征在于，所述方法包括：
...【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括多行栅极驱动单元，
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述选通电路包括第一输出子电路和第二输出子电路；
3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第二输出子电路包括控制晶体管；
4.根据权利要求3所述的栅极驱动电路，其特征在于，同组中的控制晶体管的沟道宽长比被配置为：
5.根据权利要求4所述的栅极驱动电路，其特征在于，同组中的控制晶体管的沟道宽长比被配置为：
6.根据权利要求3所述的栅极驱动电路，其特征在于，同组中的控制晶体...
【专利技术属性】
技术研发人员：徐倩，刘聪，高文辉，郭永林，宋江，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。