基于N外延的碳化硅器件隔离结构、高低压集成器件及制备方法技术

一种基于N外延的碳化硅器件隔离结构、高低压集成器件及制备方法，隔离结构包括N型衬底，N型漂移区，内部淀积氧化物的第一隔离沟槽和第二隔离沟槽以形成高压区域、低压区域和电平移位区域，在低压区域和电平移位区域底部设有第二P型掺杂区，在低压区域第二P型掺杂区上设有第二N型掺杂区，所述N型漂移区、低压区域的第二P型掺杂区及第二N型掺杂区构成背靠背的PN结；集成器件的高压区域设有DMOS器件用作功率器件，低压区域设有低压器件用作半桥驱动、保护电路，电平移位区域设有LDMOS器件用以控制驱动电路衬底电位；还包括一种集成器件的制备方法。本发明专利技术消除碳化硅高低压器件间的电位影响，提高了碳化硅半桥驱动电路的性能与可靠性。

【技术实现步骤摘要】

本申请涉及半导体制造领域，特别是涉及一种基于n外延的碳化硅高低压集成器件，还涉及一种基于n外延的碳化硅高低压集成器件的制备方法。

技术介绍

1、当今半导体产业对功率器件的要求与日俱增，然而传统硅基金属-氧化物-半导体场效应晶体管和硅基绝缘栅双极性晶体管功率器件的性能已经逼近其材料的理论极限，无法满足新一代电力电子系统的要求。碳化硅材料作为宽禁带半导体材料，与传统硅材料相比，具有宽禁带宽度、高临界击穿电场、高电子饱和漂移速度、高导热率等突出优点，是大功率、高温、高频和抗辐照应用场合下极为理想的半导体材料。

2、碳化硅功率器件由于自身材料优势在航空航天、新能源汽车、能源勘探钻井、核电等高温、高辐照领域具有广阔的应用前景。然而，目前与碳化硅功率器件匹配使用的驱动电路、保护电路等仍然是硅基的，其耐高温、抗辐照能力差，这严重限制了碳化硅功率器件的应用范围。将碳化硅半桥驱动电路与碳化硅功率器件集成在同一片衬底上，减少寄生效应，提高系统的可靠性。而现有的碳化硅集成型器件，虽然可以实现单片集成，但高压器件与低压器件之间存在着严重的电流串扰，功率器件的电位与驱动本文档来自技高网...

【技术保护点】

1.一种基于N外延的碳化硅器件隔离结构，包括：N型衬底（110），其特征在于，在N型衬底（110）上设有N型漂移区（120），在N型漂移区（120）上设有内部淀积氧化物的第一隔离沟槽（23144）和内部淀积氧化物的第二隔离沟槽（12144）以形成高压区域（10）、低压区域（20）和电平移位区域（30），在低压区域（20）和电平移位区域（30）底部设有第二P型掺杂区（122），在低压区域（20）内的第二P型掺杂区（122）上设有第二N型掺杂区（20132），所述N型漂移区（120）、低压区域（20）内的第二P型掺杂区（122）及第二N型掺杂区（20132）构成背靠背的PN结。

...

【技术特征摘要】

1.一种基于n外延的碳化硅器件隔离结构，包括：n型衬底（110），其特征在于，在n型衬底（110）上设有n型漂移区（120），在n型漂移区（120）上设有内部淀积氧化物的第一隔离沟槽（23144）和内部淀积氧化物的第二隔离沟槽（12144）以形成高压区域（10）、低压区域（20）和电平移位区域（30），在低压区域（20）和电平移位区域（30）底部设有第二p型掺杂区（122），在低压区域（20）内的第二p型掺杂区（122）上设有第二n型掺杂区（20132），所述n型漂移区（120）、低压区域（20）内的第二p型掺杂区（122）及第二n型掺杂区（20132）构成背靠背的pn结。

2.一种基于n外延的碳化硅高低压集成器件，包括：

3.根据权利要求2所述的基于n外延的碳化硅高低压集成器件，其特征在于，所述低压器件包括低压pmos器件（2）、低压nmos器件（3）、低压jfet器件（4）。

4.根据权利要求3所述的基于n外延的碳化硅高低压集成器件，其特征在于，所述低压pmos器件（2）包括设在第二n型掺杂区（20132）上的第二p型重掺杂区（201361）、第三p型重掺杂区（201362）及第二n型重掺杂区（20138），在第二n型重掺杂区（20138）和第三p型重掺杂区（201362）上连接有第二源极金属电极（201521）并形成所述低压pmos器件（2）的源极（20s），在第二p型重掺杂区（201361）上连接有第二漏极金属电极（201522）并形成所述低压pmos器件（2）的漏极（20d），在第二n型掺杂区（20132）、第二n型重掺杂区（20138）、第二p型重掺杂区（201361）及第三p型重掺杂区（201362）与第二源极金属电极（201521）及第二漏极金属电极（201522）之间设有层间介质（140），在低压pmos器件（2）的源极（20s）与漏极（20d）之间的第二n型掺杂区（20132）区域上设有第二平面型栅氧介质（20146），在第二平面型栅氧介质（20146）上设有第二多晶硅栅极（20147）并作为低压pmos器件（2）的栅极（20g）。

5.根据权利要求4所述的基于n外延的碳化硅高低压集成器件，其特征在于，在所述在第二n型掺杂区（20132）上设有第三p型掺杂区（30134），所述低压nmos器件（3）设在第三p型掺杂区（30134）内且包括设在第三p型掺杂区（30134）上的第三n型重掺杂区（301381）、第四n型重掺杂区（301382）和第四p型重掺杂区（30136），在所述第三p型掺杂区（30134）、第三n型重掺杂区（301381）、第四n型重掺杂区（301382）和第四p型重掺杂区（30136）上设有层间介质（140），在层间介质（140）上设有第三源极金属电极（301521）和第三漏极金属电极（301522），所述第三源极金属电极（301521）与第四p型重掺杂区（30136）和第四n型重掺杂区（301382）连接并形成所述低压nmos器件（3）的源极（30s），所述第三漏极金属电极（301522）与第三n型重掺杂区（301381）连接并形成所述低压nmos器件（3）的漏极（30d），在层间介质（140）上设有第三平面型栅氧介质（30146），在第三平面型栅氧介质（30146）上设有第三多晶硅栅极（30147）且为所述低压nmos器件（3）的栅极（30g）。

6.根据权利要求4或5所述的基于n外延的碳化硅高低压集成器件，其特征在于，在所述在第二n型掺杂区（20132）上设有第四p型掺杂区（40134），所述低...

【专利技术属性】
技术研发人员：张龙，顾勇，马杰，温宏扬，刘斯扬，孙伟锋，时龙兴，
申请(专利权)人：东南大学，
类型：发明
国别省市：