一种加速验证覆盖率收敛的数字集成电路验证系统技术方案

本申请涉及数字集成电路验证技术领域，特别是涉及一种加速验证覆盖率收敛的数字集成电路验证系统，系统包括：待测试单元、验证IP、输入代理模块、输出代理模块、参考模型、比较单元、处理器和存储有计算机程序的存储器，当计算机程序被处理器执行时，实现以下步骤：由验证IP形成第一验证环境进行迭代仿真，根据激励覆盖率对序列对象产生序列项的约束进行调整，直至激励覆盖率满足第一预设条件，由待测试单元形成第二验证环境进行迭代仿真，直至待测试单元的代码覆盖率满足第二预设条件，完成验证，可知，使用验证IP代替待测试单元，使激励覆盖率能够快速收敛，在对待测试单元验证，将记录有效随机种子下来，提高代码覆盖率的收敛效率。

【技术实现步骤摘要】

本专利技术涉及数字集成电路验证，特别是涉及一种加速验证覆盖率收敛的数字集成电路验证系统。

技术介绍

1、验证覆盖率是集成电路验证阶段对设计验证程度的一种度量，能够反映验证计划的执行程度，以及数字集成电路对应的rtl代码中是否还有没执行过的分支结构或语句，验证覆盖率通常可以分为功能覆盖率和代码覆盖率。

2、目前，在进行rtl代码验证时，通常直接将rtl代码作为待测试单元进行验证，但rtl代码的仿真速度较慢，且在激励不够全面时，使用rtl代码进行仿真验证会使得验证覆盖率收敛的效率更低，另外，在收集代码覆盖率时可能存在很难覆盖到的覆盖点，现有技术通常需要通过大量的迭代回归对其进行覆盖，如果仍然无法覆盖，就需要通过构造定向用例甚至对接口信号进行强制操作来实现覆盖率的收敛，也导致覆盖率收敛的效率较低。

3、因此，如何提高数字集成电路验证系统中验证覆盖率收敛的效率成为了亟待解决的问题。

技术实现思路

1、针对上述技术问题，本专利技术采用的技术方案为：

2、一种加速验证覆盖率收敛的数字集本文档来自技高网...

【技术保护点】

1.一种加速验证覆盖率收敛的数字集成电路验证系统，其特征在于，所述系统包括：待测试单元、验证IP、输入代理模块、输出代理模块、参考模型、比较单元、处理器和存储有计算机程序的存储器，其中，所述输入代理模块包括序列发生器、驱动器和第一监视器，所述输出代理模块包括第二监视器，当所述计算机程序被处理器执行时，实现以下步骤：

2.根据权利要求1所述的加速验证覆盖率收敛的数字集成电路验证系统，其特征在于，所述系统还包括仲裁器，所述仲裁器用于在所述序列发生器同时接收到S个序列对象所产生的序列项时，从所有序列项中确定出一个序列项作为目标序列项进行响应，将所述目标序列项发送给所述驱动器，S为大...

【技术特征摘要】

1.一种加速验证覆盖率收敛的数字集成电路验证系统，其特征在于，所述系统包括：待测试单元、验证ip、输入代理模块、输出代理模块、参考模型、比较单元、处理器和存储有计算机程序的存储器，其中，所述输入代理模块包括序列发生器、驱动器和第一监视器，所述输出代理模块包括第二监视器，当所述计算机程序被处理器执行时，实现以下步骤：

2.根据权利要求1所述的加速验证覆盖率收敛的数字集成电路验证系统，其特征在于，所述系统还包括仲裁器，所述仲裁器用于在所述序列发生器同时接收到s个序列对象所产生的序列项时，从所有序列项中确定出一个序列项作为目标序列项进行响应，将所述目标序列项发送给所述驱动器，s为大于1的整数。

3.根据权利要求2所述的加速验证覆盖率收敛的数字集成电路验证系统，其特征在于，所述仲裁器为固定优先级仲裁器，所述s个序列对象按照优先级从大到小的排序结果为{d1，d2，…，ds，…，ds}，ds为优先级在所...

【专利技术属性】
技术研发人员：胡学莹，
申请(专利权)人：沐曦科技成都有限公司，
类型：发明
国别省市：