【技术实现步骤摘要】
本专利技术属于计算机辅助设计，具体涉及一种全局时钟扇出方法及板级系统。
技术介绍
1、在原型验证系统中，多片fpga(field programmable gate array，现场可编程门阵列)之间往往需要进行时钟同步。目前，常用的方法是利用一个外部可编程时钟源产生时钟，然后通过多路时钟扇出缓存器将时钟扇出到各个fpga上。但是随着系统规模增大，多路时钟缓存器的频谱过于集中，会对系统造成严重的emi(electromagnetic interference，电磁干扰)问题。而为了保证各条时钟链路等长不得不增大走线长度，这样一来，导致了接收端时钟信号质量的下降。
技术实现思路
1、为了解决现有技术中所存在的上述问题，本专利技术提供了一种全局时钟扇出方法及板级系统。
2、本专利技术要解决的技术问题通过以下技术方案实现：
3、第一方面，本专利技术提供了一种全局时钟扇出方法，包括：
4、生成初始时钟信号，并对所述初始时钟信号进行下扩频调制，得到扩频时钟信号；
5、扇出所述扩频时钟信号，以使各时钟接收方将所述扩频时钟信号恢复为所述初始时钟信号后实现时钟同步。
6、可选地，所述生成初始时钟信号，并对所述初始时钟信号进行下扩频调制的步骤，是通过一发送电路实现的；
7、所述发送电路包括：时钟源、第一锁相回路、加法器和调制器；其中，
8、所述时钟源，用于生成所述初始时钟信号；
9、所述调制器，用于根据预
10、所述加法器，用于将预设的整数分频因子与所述小数分频因子相加得到分频比；
11、所述第一锁相回路，用于根据所述分频比，将所述初始时钟信号调制为所述扩频时钟信号。
12、可选地，所述第一锁相回路包括：第一鉴频鉴相器、第一环路滤波器、第一压控振荡器和分频器；
13、所述第一鉴频鉴相器，用于对所述初始时钟信号和一扩频用参考时钟信号之间的相位进行比较，得到第一相位差，并根据所述第一相位差，输出第一误差电压信号；
14、所述第一环路滤波器，用于对所述第一误差电压信号进行滤波，得到第一控制电压信号；
15、所述第一压控振荡器，用于在滤波后的所述第一控制电压信号的控制下输出扩频时钟信号；
16、所述分频器，用于根据所述分频比对所述扩频时钟信号进行分频，得到所述扩频用参考时钟信号。
17、可选地，所述调制器为差分积分调制器。
18、可选地，所述调制波形为三角波，所述下扩频率比为0.5％，所述调制频率为30khz。
19、可选地，各时钟接收方将所述扩频时钟信号恢复为所述初始时钟信号的步骤，是通过一接收电路实现的；
20、所述接收电路包括：第二鉴频鉴相器、第二环路滤波器、第二压控振荡器和控制逻辑电路；
21、所述第二鉴频鉴相器，用于对所述扩频时钟信号和恢复用参考时钟信号之间的相位进行比较，得到第二相位差，并根据所述第二相位差输出第二误差电压信号；
22、所述第二环路滤波器，用于对所述第二误差电压信号进行滤波，得到第二控制电压信号；
23、所述第二压控振荡器，用于在滤波后的所述第二控制电压信号的控制下输出恢复的原始时钟信号；
24、所述控制逻辑电路，用于对所述第二压控振荡器恢复的原始时钟信号进行调整，得到所述恢复用参考时钟信号。
25、可选地，所述扇出所述扩频时钟信号的步骤由多路时钟缓存器实现。
26、第二方面，本专利技术提供了一种板级系统，包括：时钟生成与扩频模块、时钟扇出模块和多个fpga；
27、所述时钟生成与扩频模块，用于生成初始时钟信号，并对所述初始时钟信号进行下扩频调制，得到扩频时钟信号；
28、所述时钟扇出模块，用于向所述多个fpga扇出所述扩频时钟信号；
29、所述fpga，用于在收到所述扩频时钟信号后，将所述扩频时钟信号恢复为所述初始时钟信号后实现时钟同步。
30、可选地，所述时钟生成与扩频模块，包括：发送电路；
31、所述发送电路包括：时钟源、第一锁相回路、加法器和调制器；其中，
32、所述时钟源，用于生成所述初始时钟信号；
33、所述调制器，用于根据预设的调制波形和预设的下扩频率比对一个小数进行调制，生成小数分频因子；所述一个小数是预先根据所述初始时钟信号的频率和预设的调制频率设定的；
34、所述加法器，用于将预设的整数分频因子与所述小数分频因子相加得到分频比；
35、所述第一锁相回路，用于根据所述分频比，将所述初始时钟信号调制为所述扩频时钟信号。
36、可选地，所述第一锁相回路包括：第一鉴频鉴相器、第一环路滤波器、第一压控振荡器和分频器；
37、所述第一鉴频鉴相器，用于对所述初始时钟信号和一扩频用参考时钟信号之间的相位进行比较，得到第一相位差，并根据所述第一相位差，输出第一误差电压信号；
38、所述第一环路滤波器，用于对所述第一误差电压信号进行滤波，得到第一控制电压信号；
39、所述第一压控振荡器，用于在滤波后的所述第一控制电压信号的控制下输出扩频时钟信号；
40、所述分频器，用于根据所述分频比对所述扩频时钟信号进行分频，得到所述扩频用参考时钟信号。
41、可选地，所述调制器为差分积分调制器。
42、可选地，所述调制波形为三角波，所述下扩频率比为0.5％，所述调制频率为30khz。
43、可选地，所述时钟生成与扩频模块，包括：接收电路；
44、所述接收电路包括：第二鉴频鉴相器、第二环路滤波器、第二压控振荡器和控制逻辑电路；
45、所述第二鉴频鉴相器，用于对所述扩频时钟信号和恢复用参考时钟信号之间的相位进行比较，得到第二相位差，并根据所述第二相位差输出第二误差电压信号；
46、所述第二环路滤波器，用于对所述第二误差电压信号进行滤波，得到第二控制电压信号；
47、所述第二压控振荡器，用于在滤波后的所述第二控制电压信号的控制下输出恢复的原始时钟信号；
48、所述控制逻辑电路，用于对所述第二压控振荡器恢复的原始时钟信号进行调整，得到所述恢复用参考时钟信号。
49、可选地，所述扇出所述扩频时钟信号的步骤由多路时钟缓存器实现。
50、本专利技术提供的一种全局时钟扇出方法，通过生成初始时钟信号，并对初始时钟信号进行下扩频调制，得到扩频时钟信号。扇出扩频时钟信号，以使各时钟接收方将扩频时钟信号恢复为初始时钟信号后实现时钟同步。相较于现有技术中，当系统规模过大时，多路时钟缓存器的频谱过于集中，会对系统造成严重的电磁干扰，并且为了保证各条时钟链路等长不本文档来自技高网...
【技术保护点】
1.一种全局时钟扇出方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述生成初始时钟信号，并对所述初始时钟信号进行下扩频调制的步骤，是通过一发送电路实现的；
3.根据权利要求2所述的方法，其特征在于，所述第一锁相回路包括：第一鉴频鉴相器、第一环路滤波器、第一压控振荡器和分频器；
4.根据权利要求2所述的方法，其特征在于，所述调制器为差分积分调制器。
5.根据权利要求2所述的方法，其特征在于，所述调制波形为三角波，所述下扩频率比为0.5％，所述调制频率为30kHz。
6.根据权利要求1所述的方法，其特征在于，所述各时钟接收方将所述扩频时钟信号恢复为所述初始时钟信号的步骤，是通过一接收电路实现的；
7.根据权利要求1所述的方法，其特征在于，所述扇出所述扩频时钟信号的步骤由多路时钟缓存器实现。
8.一种板级系统，其特征在于，包括：时钟生成与扩频模块、时钟扇出模块和多个FPGA；
9.根据权利要求8所述的板级系统，其特征在于，所述时钟生成与扩频模块，包括：发送电路；
10.根据权利要求9所述的板级系统，其特征在于，所述时钟生成与扩频模块，包括：接收电路；
...【技术特征摘要】
1.一种全局时钟扇出方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述生成初始时钟信号，并对所述初始时钟信号进行下扩频调制的步骤，是通过一发送电路实现的；
3.根据权利要求2所述的方法，其特征在于，所述第一锁相回路包括：第一鉴频鉴相器、第一环路滤波器、第一压控振荡器和分频器；
4.根据权利要求2所述的方法，其特征在于，所述调制器为差分积分调制器。
5.根据权利要求2所述的方法，其特征在于，所述调制波形为三角波，所述下扩频率比为0.5％，所述调制频率为30khz。
【专利技术属性】
技术研发人员：程小强，
申请(专利权)人：上海思尔芯技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。