【技术实现步骤摘要】
本公开涉及时钟发生器和包括该时钟发生器的显示装置。
技术介绍
1、平板显示器(fpd)的驱动电路通过将输入图像的像素数据写入显示面板的像素来在像素阵列上再现输入图像。这种显示装置的驱动电路包括用于向数据线提供数据信号的数据驱动电路、用于向选通线提供选通脉冲的选通驱动电路，用于控制数据驱动电路和选通驱动电路的操作定时的定时控制器等。
2、显示装置可以包括时钟发生器，时钟发生器用于产生输入到显示面板的驱动电路的时钟。
3、时钟发生器和电平移位器需要高频性能，以便产生具有高分辨率的时钟。如果减少了在时钟发生器和电平移位器之间传输时钟的布线数量，则可以通过高频串行接口传输时钟。为此，需要具有高性能的时钟发生器和电平移位器，但是这导致成本增加。
技术实现思路
1、本公开提供了一种能够微调时钟的时钟发生器以及包括该时钟发生器的显示装置。
2、应当注意，本公开的技术特征和益处不限于上述那些，并且本公开的其他技术特征和益处对于本领域技术人员而言从本文的描述中将是显而易见的。
3、根据本公开的实施方式的时钟发生器可以包括第一时钟产生电路，该第一时钟产生电路被配置为输出时钟、数据和定时控制信号；第一布线，通过该第一布线串行地传输时钟；第二布线，通过该第二布线串行地传输数据；第三布线，所述定时控制信号的脉冲通过所述第三布线被串行传输；第二时钟产生电路，其通过所述第一布线、所述第二布线和所述第三布线连接到所述第一时钟产生电路，并且第二时钟产生电路被配置为产生
4、定时控制信号的脉冲可以与预时钟的上升时间点和下降时间点中的至少一者交叠。
5、定时控制信号的脉冲宽度可以小于预时钟的脉冲宽度。
6、当定时控制信号的脉冲与预时钟的脉冲上升沿交叠时，定时控制信号的脉冲可以在预时钟的脉冲上升时间点之前上升，而在预时钟的脉冲上升时间点之后下降。当定时控制信号的脉冲与预时钟的脉冲下降沿交叠时，定时控制信号的脉冲可以在预时钟的脉冲下降时间之前上升，并在预时钟的脉冲下降时间之后下降。
7、定时控制信号的脉冲与预时钟的脉冲交叠的时段可以小于时钟的一个时钟周期。
8、时钟调整电路还可以包括延迟电路，延迟电路被配置为延迟预时钟并输出输出时钟。当定时控制信号的脉冲与预时钟的脉冲上升沿交叠时，输出时钟的脉冲可以在延迟了从预时钟的脉冲的上升时间点到定时控制信号的脉冲下降时间点的时间的时间点上升。当定时控制信号的脉冲与预时钟的脉冲下降沿交叠时，输出时钟的脉冲可以在延迟了从预时钟的脉冲下降时间点到定时控制信号的脉冲下降时间点的时间的时间点下降。
9、所述时钟调整电路可进一步包含滤波器电路，所述滤波器电路经配置以包含一个或更多个逻辑电路元件且产生所述输出时钟。当定时控制信号的脉冲与预时钟的脉冲下降沿交叠时，输出时钟的脉冲可以在预时钟信号的脉冲下降时间点之前的定时控制信号的上升时间点下降。
10、时钟发生器还可以包括输出缓冲器，其被配置为增加从时钟调整电路输出的时钟的摆动宽度。时钟调整电路和输出缓冲器可以包括在第二时钟产生电路中。
11、定时控制信号可以包括从时钟延迟小于时钟的一个时钟周期的时间的延迟时钟。第二时钟产生电路可基于通过将时钟或延迟时钟计数数据的指定上升值而获得的值来使预时钟上升，并基于通过将时钟计数数据的指定下降值而获得的值来使预时钟下降。
12、根据本公开的实施方式的时钟发生器可以包括第一时钟产生电路，其被配置为生成时钟和数据；第一布线，通过该第一布线传输时钟；第二布线，通过该第二布线传输数据；以及第二时钟产生电路，所述第二时钟产生电路通过所述第一布线和所述第二布线连接到所述第一时钟产生电路，并且第二时钟产生电路被配置为生成输出时钟，基于所述数据和所述时钟，在所述输出时钟中相位被依次移位。第一时钟产生电路可以改变在小于时钟的一个时钟周期的时间内的时钟的脉冲上升时间点和时钟的脉冲下降时间点。当时钟的脉冲上升时间点和时钟的脉冲下降时间点变化时，输出时钟的脉冲上升时间点和脉冲下降时间点可以在小于一个时钟周期的时间内变化。
13、根据本公开的实施方式的显示装置可以包括被配置为包括多个像素电路的显示面板，其中，像素电路中的每一个连接到数据线和选通线；数据驱动器，其被配置为输出施加到所述数据线的数据信号；选通驱动器，其被配置为接收时钟并向所述选通线提供选通脉冲；以及时钟发生器，其被配置为向所述选通驱动器提供所述时钟。所述时钟发生器可以包括第一时钟产生电路，所述第一时钟产生电路被配置为生成时钟、数据和定时控制信号；第一布线，通过该第一布线传输时钟；第二布线，通过该第二布线传输数据；第三布线，通过该第三布线传输所述定时控制信号的脉冲；第二时钟产生电路，其通过所述第一布线、所述第二布线及所述第三布线连接到所述第一时钟产生电路，并且所述第二时钟产生电路被配置为产生预时钟，所述预时钟中的相位基于所述数据和所述时钟被依次移位；以及时钟调整电路，其被配置为接收所述定时控制信号和所述预时钟的脉冲，并输出输出时钟。可以通过定时控制信号的脉冲来调整输出时钟的上升时间点、脉冲宽度和下降时间点中的至少一者。
14、根据本公开的实施方式的显示装置可以包括被配置为包括多个像素电路的显示面板，其中像素电路中的每一个连接到数据线和选通线；数据驱动器，其被配置为输出施加到所述数据线的数据信号；选通驱动器，其被配置为接收时钟并向所述选通线提供选通脉冲；以及时钟发生器，其被配置为向所述选通驱动器提供所述时钟。所述时钟发生器可以包括被配置为输出时钟和数据的第一时钟产生电路；第一布线，通过该第一布线传输时钟；第二布线，通过该第二布线传输数据；以及第二时钟产生电路，所述第二时钟产生电路通过所述第一布线和所述第二布线连接到所述第一时钟产生电路，并且被配置为生成输出时钟，所述输出时钟中的相位基于所述数据和所述时钟被依次移位。第一时钟产生电路可以改变在小于时钟的一个时钟周期的时间内的时钟的脉冲上升时间点和时钟的脉冲下降时间点。当时钟的脉冲上升时间点和时钟的脉冲下降时间点变化时，输出时钟的脉冲上升时间点和脉冲下降时间点可以在小于一个时钟周期的时间内变化。
15、本公开可以以高于时钟产生电路的频率性能的时间分辨率精细地调整从时钟产生电路生成的时钟的定时。因此，本公开可以实现能够精细调整时钟的低成本时钟发生器和显示装置。
16、本公开可精细地调整时钟的定时以增加设计各种像素驱动方法和高分辨率显示装置的自由度。
17、通过本公开可以实现的效果不限于上述效果。即，根据以下描述，本公开所属领域的技术人员可以明显地理解未提及的其他目的。
本文档来自技高网...【技术保护点】
1.一种时钟发生器，所述时钟发生器包括：
2.根据权利要求1所述的时钟发生器，其中，所述定时控制信号的脉冲与所述预时钟的脉冲的上升时间点或下降时间点中的至少一者交叠。
3.根据权利要求2所述的时钟发生器，其中，所述定时控制信号的脉冲宽度小于所述预时钟的脉冲的脉冲宽度。
4.根据权利要求2所述的时钟发生器，其中，当所述定时控制信号的脉冲与所述预时钟的脉冲的上升沿交叠时，所述定时控制信号的脉冲在所述预时钟的脉冲的上升时间点之前上升，并在所述预时钟的脉冲的上升时间点之后下降，并且
5.根据权利要求4所述的时钟发生器，其中，所述定时控制信号的脉冲与所述预时钟的脉冲交叠的时段小于所述时钟的一个时钟周期。
6.根据权利要求2所述的时钟发生器，其中，所述时钟调整电路包括延迟电路，所述延迟电路被配置为延迟所述预时钟并输出所述输出时钟，
7.根据权利要求2所述的时钟发生器，其中，所述时钟调整电路包括滤波器电路，所述滤波器电路具有一个或更多个逻辑电路元件并且被配置为生成所述输出时钟，并且
8.根据权利要求1所述的时钟
9.根据权利要求1所述的时钟发生器，其中，所述定时控制信号包括延迟时钟，所述延迟时钟从所述时钟延迟小于所述时钟的一个时钟周期的时段，并且
10.一种时钟发生器，所述时钟发生器包括：
11.一种显示装置，所述显示装置包括：
12.根据权利要求11所述的显示装置，其中，所述定时控制信号的脉冲与所述预时钟的脉冲的上升时间点或下降时间点中的至少一者交叠。
13.根据权利要求12所述的显示装置，其中，所述定时控制信号的脉冲宽度小于所述预时钟的脉冲的脉冲宽度。
14.根据权利要求12所述的显示装置，其中，所述时钟调整电路包括延迟电路，所述延迟电路被配置为延迟所述预时钟并输出所述输出时钟，
15.根据权利要求12所述的显示装置，其中，所述时钟调整电路包括滤波器电路，所述滤波器电路具有一个或更多个逻辑电路元件并且被配置为生成所述输出时钟，并且
16.根据权利要求11所述的显示装置，其中，所述时钟发生器还包括：
17.根据权利要求11所述的显示装置，其中，所述定时控制信号包括延迟时钟，所述延迟时钟从所述时钟延迟小于所述时钟的一个时钟周期的时段，以及
18.一种显示装置，所述显示装置包括：
19.一种时钟发生器，所述时钟发生器包括：
20.根据权利要求19所述的时钟发生器，其中，所述第二时钟产生电路被配置成将所述第二时钟产生电路串行接收的所述定时控制信号的脉冲分成分别与所述多个预时钟相对应的多个并行定时控制信号。
...【技术特征摘要】
1.一种时钟发生器，所述时钟发生器包括：
2.根据权利要求1所述的时钟发生器，其中，所述定时控制信号的脉冲与所述预时钟的脉冲的上升时间点或下降时间点中的至少一者交叠。
3.根据权利要求2所述的时钟发生器，其中，所述定时控制信号的脉冲宽度小于所述预时钟的脉冲的脉冲宽度。
4.根据权利要求2所述的时钟发生器，其中，当所述定时控制信号的脉冲与所述预时钟的脉冲的上升沿交叠时，所述定时控制信号的脉冲在所述预时钟的脉冲的上升时间点之前上升，并在所述预时钟的脉冲的上升时间点之后下降，并且
5.根据权利要求4所述的时钟发生器，其中，所述定时控制信号的脉冲与所述预时钟的脉冲交叠的时段小于所述时钟的一个时钟周期。
6.根据权利要求2所述的时钟发生器，其中，所述时钟调整电路包括延迟电路，所述延迟电路被配置为延迟所述预时钟并输出所述输出时钟，
7.根据权利要求2所述的时钟发生器，其中，所述时钟调整电路包括滤波器电路，所述滤波器电路具有一个或更多个逻辑电路元件并且被配置为生成所述输出时钟，并且
8.根据权利要求1所述的时钟发生器，所述时钟发生器还包括：
9.根据权利要求1所述的时钟发生器，其中，所述定时控制信号包括延迟时钟，所述延迟时钟从所述时钟延迟小于所述时钟的一个时钟周期的时段，并且
10...
【专利技术属性】
技术研发人员：赵舜东，韩在元，金丁宰，朴珉奎，李尚昱，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。