System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种RISC-V内存硬件隔离设计方法技术_技高网

一种RISC-V内存硬件隔离设计方法技术

技术编号:41215855 阅读:2 留言:0更新日期:2024-05-09 23:37
本发明专利技术涉及微控制器设计技术领域,具体为一种RISC‑V内存硬件隔离设计方法,包括以下步骤:将处理器内核的安全状态划分为安全世界与普通世界,将内存资源划分为安全区域与非安全区域,安全世界访问安全区域和非安全区域,而普通世界只能访问非安全区域;有益效果为:本发明专利技术提出的RISC‑V内存硬件隔离设计方法,为安全世界和普通世界中的处理器各提供了一个Regfile,两种不同安全状态下的处理器独立拥有各自的32个通用寄存器,运行于安全世界中的处理器将根据指令对sec_reg进行相应的读写,而普通世界中的处理器则会对nor_reg进行读写。同时,为了防止通用寄存器在堆栈中保存时被篡改,该方法还为安全世界和普通世界分别提供了一个大小为128KB的堆栈空间。

【技术实现步骤摘要】

本专利技术涉及微控制器设计,具体为一种risc-v内存硬件隔离设计方法。


技术介绍

1、作为新兴的开源精简指令集,risc-v在微处理器市场中的占有率逐年上升,由于其缺乏硬件层面的安全隔离机制,如何确保微处理器的安全性成为了亟待解决的问题。


技术实现思路

1、本专利技术的目的在于提供一种risc-v内存硬件隔离设计方法,以解决上述
技术介绍
中提出的问题。

2、为实现上述目的,本专利技术提供如下技术方案:一种risc-v内存硬件隔离设计方法,所述方法包括以下步骤:

3、将处理器内核的安全状态划分为安全世界与普通世界,将内存资源划分为安全区域与非安全区域,安全世界访问安全区域和非安全区域,而普通世界只能访问非安全区域。

4、优选的,在处理器内核中增加一个安全状态控制寄存器secsta,通过寄存器secsta中secbit位指示处理器当前执行的安全模式,当secbit为1时表示处理器当前在安全世界中执行,否则表示处理器执行在普通世界中。

5、优选的,硬件对内存区域进行划分,设定a区域为安全区域,b区域为非安全区域,当访存指令所要的内存地址为a区域时,issecmem为1,安全权限sec_priv=secbit||!issecmem。

6、优选的,如果安全权限sec_priv为0,执行阶段指令有效且为内存读写指令时,抛出一个安全异常,secbit被置1,软件通过读取secsta寄存器secbit的值来查看是否发生安全异常,当安全异常发生时,将忽略该指令对内存的操作,避免该指令对安全区域的访存请求,安全区域的防护得到保证。

7、优选的,在不使用虚拟内存系统的情况下,安全异常将在流水线的执行阶段被检测出来,相应的访存操作将直接被忽略,从而提高资源隔离的安全性,在使用虚拟内存的情况下,安全异常则会在对内存访问发起请求的一个周期后被检测出来,并取消此次访存请求。

8、与现有技术相比,本专利技术的有益效果是:

9、本专利技术提出的risc-v内存硬件隔离设计方法,为安全世界和普通世界中的处理器各提供了一个regfile,两种不同安全状态下的处理器独立拥有各自的32个通用寄存器,运行于安全世界中的处理器将根据指令对sec_reg进行相应的读写,而普通世界中的处理器则会对nor_reg进行读写。同时,为了防止通用寄存器在堆栈中保存时被篡改,该方法还为安全世界和普通世界分别提供了一个大小为128kb的堆栈空间。

本文档来自技高网...

【技术保护点】

1.一种RISC-V内存硬件隔离设计方法,其特征在于:所述方法包括以下步骤:

2.根据权利要求1所述的一种RISC-V内存硬件隔离设计方法,其特征在于:在处理器内核中增加一个安全状态控制寄存器secsta,通过寄存器secsta中secbit位指示处理器当前执行的安全模式,当secbit为1时表示处理器当前在安全世界中执行,否则表示处理器执行在普通世界中。

3.根据权利要求1所述的一种RISC-V内存硬件隔离设计方法,其特征在于:硬件对内存区域进行划分,设定A区域为安全区域,B区域为非安全区域,当访存指令所要的内存地址为A区域时,issecmem为1,安全权限sec_priv=secbit||!issecmem。

4.根据权利要求1所述的一种RISC-V内存硬件隔离设计方法,其特征在于:如果安全权限sec_priv为0,执行阶段指令有效且为内存读写指令时,抛出一个安全异常,secbit被置1,软件通过读取secsta寄存器secbit的值来查看是否发生安全异常,当安全异常发生时,将忽略该指令对内存的操作,避免该指令对安全区域的访存请求,安全区域的防护得到保证。

5.根据权利要求1所述的一种RISC-V内存硬件隔离设计方法,其特征在于:在不使用虚拟内存系统的情况下,安全异常将在流水线的执行阶段被检测出来,相应的访存操作将直接被忽略,从而提高资源隔离的安全性,在使用虚拟内存的情况下,安全异常则会在对内存访问发起请求的一个周期后被检测出来,并取消此次访存请求。

...

【技术特征摘要】

1.一种risc-v内存硬件隔离设计方法,其特征在于:所述方法包括以下步骤:

2.根据权利要求1所述的一种risc-v内存硬件隔离设计方法,其特征在于:在处理器内核中增加一个安全状态控制寄存器secsta,通过寄存器secsta中secbit位指示处理器当前执行的安全模式,当secbit为1时表示处理器当前在安全世界中执行,否则表示处理器执行在普通世界中。

3.根据权利要求1所述的一种risc-v内存硬件隔离设计方法,其特征在于:硬件对内存区域进行划分,设定a区域为安全区域,b区域为非安全区域,当访存指令所要的内存地址为a区域时,issecmem为1,安全权限sec_priv=secbit||!issecmem。

4....

【专利技术属性】
技术研发人员:魏朝飞赵鑫鑫姜凯
申请(专利权)人:山东浪潮科学研究院有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1