【技术实现步骤摘要】
本专利技术涉及半导体，特别涉及一种高良率led外延片结构、制备方法、及led。
技术介绍
1、金属有机物化学气相沉积技术mocvd，经过近40年的飞跃发展，目前已成为半导体化合物材料制备的关键技术之一，广泛应用于半导体器件、光学器件、超导薄膜材料等多种薄膜材料的制备。化合物半导体中发光二极管的制备是mocvd技术中比较典型的薄膜生长技术。随着发光二极管各方面性能的提升，发光二极管已逐步取代了白炽灯作为新一代照明产品，并且在智能照明、建筑照明、通讯、安防等方面都有广泛的应用，发光二极管的需求量与日俱增。近年来，国际原材料大宗商品价格持续大幅波动，为制造业带来了前所未有的重创，led行业的生产制造商们也面临着举步维艰的境遇，为能够持续稳定发展，降本增效成为了企业维持经济效益和竞争优势的重要措施。
2、在mocvd生产技术中，降本增效体现最明显的就是单run产能从10年前的12片/14片，提升到现在的36片/41片。然而，随着产能的不断提升，必然会带来产品良率及均匀性能等的问题。目前改善产品均匀性的方案多以mocvd设备硬体改善为主：比如增加加热丝数量、优化加热丝位置来提升载盘的受热面积，进而提升外延片的受热均匀性；还有通过改变mo源气路的分布，来提升腔体内流场分布均匀性，进而提升mo源在外延片表面沉积的均匀性。
3、从mocvd硬体上的改变，虽然能够改善外延片的整体均匀性，但由于外延片在腔体内呈内中外三圈分布，三圈外延片的面积占比相差较大，相对应三圈的mo源的分布浓度也会产生一定差异。通常靠近中心mo源配比较
技术实现思路
1、针对现有技术的不足，本专利技术的目的在于提供一种高良率led外延片结构，旨在解决现有技术中，从mocvd硬体上的改变，虽然能够改善外延片的整体均匀性，但由于外延片在腔体内呈内中外三圈分布，三圈外延片的面积占比相差较大，相对应三圈的mo源的分布浓度也会产生一定差异。通常靠近中心mo源配比较大，在生长量子阱层时容易导致内圈偏厚，随ingan厚度增加晶体质量变差，漏电通道增加，最终造成内圈亮度和良率下降的技术问题。
2、为了实现上述目的，本专利技术是通过如下技术方案来实现的：
3、一种高良率led外延片结构，包括衬底、及在所述衬底上由下至上依次沉积的第一半导体层、复合有源层、及第二半导体层，所述复合有源层包括由下至上呈周期层叠的量子阱层、长速调变插入层和量子垒层，所述长速调变插入层包括第一子层、及位于所述第一子层上方的第二子层，所述第一子层包括由下至上呈周期层叠的n型aln层和n型alxga(1-x)n层，所述第二子层包括ga2o3层。
4、与现有技术相比，本专利技术的有益效果在于：
5、本专利技术通过第一子层周期层叠的n型aln层和n型alxga(1-x)n层设计，利用mo源在炉内从外到内逐渐增多的分布特点，内圈高浓度的tmal源与nh3结合能力远远大于tmin与nh3的结合能力，并且很容易产生扩散能力较差的al分子络合物，起到了降低内圈的生长速率的作用，进而改善内圈晶体质量，改善内圈良率、亮度等电性，提升炉内产品整体一致性；并且该长速调变插入层中n型掺杂可以有效填补内圈mo源分布不均导致的gan的点缺陷，提升内圈产品良率；再者，n型掺杂的电荷密度足够强，可以有效屏蔽史塔克效应导致的电子空穴空间分离现象。
6、第二子层ga2o3禁带宽度介于第一子层和量子垒层gan之间，形成一组禁带宽度由高至低的阶梯能系，在有效阻挡电子降低电子移动速率的同时，提升空穴的注入效率，使量子阱的有效辐射复合效率增加；另一方面，由于ga2o3与gan晶格失配度更低，可以改善ingan量子阱与gan量子垒的阱垒界面缺陷过多导致的漏电通道问题。
7、根据上述技术方案的一方面，所述第一子层的总厚度的取值范围为5nm～10nm，所述第一子层中的n型aln层和n型alxga(1-x)n层的层叠周期数为3～20，所述第二子层的总厚度的取值范围为10nm～20nm。
8、根据上述技术方案的一方面，所述第一子层中的n型掺杂浓度取值范围为1e17atoms/cm3～1e18atoms/cm3。
9、根据上述技术方案的一方面，所述第一子层中n型alxga(1-x)n层x的取值范围为0.01＜x＜0.2。
10、根据上述技术方案的一方面，所述第一半导体层包括由下至上依次沉积的缓冲层、n型gan层、及应力释放层，所述缓冲层包括aln材料层，所述缓冲层的厚度为5nm～30nm。
11、根据上述技术方案的一方面，所述第二子层与所述第一子层的厚度比大于或等于2:1。
12、本专利技术还提供一种高良率led外延片结构的制备方法，包括：
13、s10，提供一衬底；
14、s20，在所述衬底上依次沉积第一半导体层；
15、s30，在所述第一半导体层上沉积复合有源层；
16、s40，在所述复合有源层上沉积第二半导体层；
17、其中，所述复合有源层包括由下至上呈周期层叠的量子阱层、长速调变插入层和量子垒层，所述长速调变插入层包括第一子层、及位于所述第一子层上方的第二子层，所述第一子层包括由下至上呈周期层叠的n型aln层和n型alxga(1-x)n层，所述第二子层包括ga2o3层。
18、根据上述技术方案的一方面，所述高良率led外延片结构的制备方法还包括：
19、在所述长速调变插入层生长结束后通入nh3、n2、h2气氛进行过渡处理，且nh3、n2、h2三种气氛的比例为20:1:1～30:1:1。
20、根据上述技术方案的一方面，所述n型gan层的生长温度为1000℃～1200℃、生长厚度为2um～3um、si元素的掺杂浓度为1e19atoms/cm3～1e20atoms/cm3；所述应力释放层为掺si元素的ingan/gan周期交替的多量子阱层、si元素的掺杂浓度为1e15 atoms/cm3～1e17 atoms/cm3、ingan/gan的周期数为5～8。
21、本专利技术还提供一种led，包括如上所述的高良率led外延片结构。
本文档来自技高网...【技术保护点】
1.一种高良率LED外延片结构，其特征在于，包括衬底、及在所述衬底上由下至上依次沉积的第一半导体层、复合有源层、及第二半导体层，所述复合有源层包括由下至上呈周期层叠的量子阱层、长速调变插入层和量子垒层，所述长速调变插入层包括第一子层、及位于所述第一子层上方的第二子层，所述第一子层包括由下至上呈周期层叠的N型AlN层和N型AlxGa(1-x)N层，所述第二子层包括Ga2O3层。
2.根据权利要求1所述的高良率LED外延片结构，其特征在于，所述第一子层的总厚度的取值范围为5nm～10nm，所述第一子层中的N型AlN层和N型AlxGa(1-x)N层的层叠周期数为3～20，所述第二子层的总厚度的取值范围为10nm～20nm。
3.根据权利要求1所述的高良率LED外延片结构，其特征在于，所述第一子层中的N型掺杂浓度取值范围为1E17 atoms/cm3～1E18atoms/cm3。
4.根据权利要求1所述的高良率LED外延片结构，其特征在于，所述第一子层中N型AlxGa(1-x)N层x的取值范围为0.01＜x＜0.2。
5.根据权利要求1所述
6.根据权利要求1所述的高良率LED外延片结构，其特征在于，所述第二子层与所述第一子层的厚度比大于或等于2:1。
7.一种高良率LED外延片结构的制备方法，其特征在于，包括：
8.根据权利要求7所述的高良率LED外延片结构的制备方法，其特征在于，还包括：
9.根据权利要求7所述的高良率LED外延片结构的制备方法，其特征在于，所述第一半导体层包括由下至上依次沉积的缓冲层、N型GaN层、及应力释放层，其中所述N型GaN层的生长温度为1000℃～1200℃、生长厚度为2um～3um、Si元素的掺杂浓度为1E19atoms/cm3～1E20atoms/cm3；所述应力释放层为掺Si元素的InGaN/GaN周期交替的多量子阱层、Si元素的掺杂浓度为1E15atoms/cm3～1E17 atoms/cm3、InGaN/GaN的周期数为5～8。
10.一种LED，其特征在于，包括权利要求1～6中任一项所述的高良率LED外延片结构。
...【技术特征摘要】
1.一种高良率led外延片结构，其特征在于，包括衬底、及在所述衬底上由下至上依次沉积的第一半导体层、复合有源层、及第二半导体层，所述复合有源层包括由下至上呈周期层叠的量子阱层、长速调变插入层和量子垒层，所述长速调变插入层包括第一子层、及位于所述第一子层上方的第二子层，所述第一子层包括由下至上呈周期层叠的n型aln层和n型alxga(1-x)n层，所述第二子层包括ga2o3层。
2.根据权利要求1所述的高良率led外延片结构，其特征在于，所述第一子层的总厚度的取值范围为5nm～10nm，所述第一子层中的n型aln层和n型alxga(1-x)n层的层叠周期数为3～20，所述第二子层的总厚度的取值范围为10nm～20nm。
3.根据权利要求1所述的高良率led外延片结构，其特征在于，所述第一子层中的n型掺杂浓度取值范围为1e17 atoms/cm3～1e18atoms/cm3。
4.根据权利要求1所述的高良率led外延片结构，其特征在于，所述第一子层中n型alxga(1-x)n层x的取值范围为0.01＜x＜0.2。
5.根据权利要求1所述的高良率led外延片结构，其特征在于...
【专利技术属性】
技术研发人员：高虹，程龙，郑文杰，舒俊，张彩霞，印从飞，刘春杨，胡加辉，金从龙，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。