【技术实现步骤摘要】
本专利技术涉及电子，尤其涉及一种基于fpga的多芯片自适应锁相同步系统及方法。
技术介绍
1、随着电力电子技术快速发展，集成电路广泛应用于生产生活各行各业。
2、在这一发展期，自主可控芯片还处于追赶阶段，比如芯片处理能力、逻辑大小、高速接口等还处于弱势。那么在应用自主可控化的芯片时，当需要实现多接口、多逻辑功能时，一片芯片的能力不足以满足现有的设计需求，那么可以通过硬件设计，采用多片芯片方案实现。
3、采用多片芯片方案设计时，由于芯片之间需要交互，对于实现1588对时或延时累加功能等时标精度要求较高的功能时，那么芯片之间需要实现完全同步。当然可以采用多片芯片外接同步对时脉冲源进行同步，而这无疑增加了硬件设计成本，软件开发难度以及实现方式难度加大。当芯片在运行过程中出现异常或者同步后出现异常时，外界很难发现且无法重新同步。
4、在前专利cn111665377b，公开一种远程锁相同步标准源，所述标准源包括bds/gps模块、与bds/gps模块相连的信号发生模块和与信号发生模块相连的功率放大单元；所述标准源通过功率放大单元输出标准源电压和标准源电流；所述功率放大单元由信号发生模块输出的周波脉冲信号控制；在多台标准源进行锁相同步时，信号发生模块以bds/gps模块接收定位卫星的精确时钟信号，并以该时钟信号对输出的周波脉冲信号进行时钟基准校正，从而让各标准源的信号发生模块的周波脉冲信号与定位卫星的精确时钟信号进行同步锁定，从而让各标准源输出的标准源电压和标准源电流的锁相同步；但是该专利是提供一种远程锁
5、基于现有的多片自主可控fpga设计方案，本申请提出一种基于fpga的多芯片自适应锁相同步系统及方法，通过fpga自身实现多片芯片之间的同步功能。
技术实现思路
1、为解决现有技术中存在的开发难度大以及很难做到在出现异常后重新进行同步的不足，本专利技术提供一种基于fpga的多芯片自适应锁相同步系统及方法。
2、本专利技术采用如下的技术方案。
3、一种基于fpga的多芯片自适应锁相同步系统，包括信号同步模块、信号监视模块、信号自适应模块、信号响应模块和信号传输模块：
4、所述信号同步模块、信号监视模块、信号自适应模块、信号响应模块均由fpga内部逻辑实现；
5、信号同步模块通过fpga逻辑实现并向外输出对时脉冲，同时也为自身提供时标；
6、信号监视模块周期检查自身对时情况，如果对时正常继续维持监视，否则将异常对时信息通过错误消息传递给信号自适应模块重新对时；同时监视被对时fpga，当收到被对时fpga的正常响应则继续监视，否则启动信号自适应模块，重新输出对时脉冲；
7、信号响应模块负责监视对对时脉冲的接收以及本地时标是否异常，将正常或异常响应告知主fpga，同时也接收来自主fpga的反馈响应；
8、信号自适应模块则根据信号监视模块的监视结果确定是否启动信号同步模块输出对时脉冲；
9、所述信号传输模块通过fpga之间的io管脚相互连接，传递对时信号、响应信号和监视信号；同时负责传递芯片之间的对时脉冲信号，以及主从fpga之间的响应信号。
10、进一步优选地，信号同步模块还包括信号发送单元和信号接收单元；信号发送单元负责输出对时脉冲；信号接收单元接收对时脉冲后与对时脉冲对齐，并提供时标。
11、进一步优选地，自主可控fpga芯片需采用多片自主可控fpga芯片实现的架构，要求多片fpga芯片之间采用同频率时钟。
12、进一步优选地，多片fpga芯片通过自适应锁相同步系统实现时标同步，为1588对时提供时标，以及为芯片之间的延时累加功能提供时标。
13、进一步优选地，以其中一片fpga芯片为主fpga，系统上电运行正常以后开始产生对时脉冲，根据对时脉冲，本地时标对齐对时脉冲；并且向与之连接的从fpga输出对时脉冲，从fpga接收到主fpga发送的对时脉冲后，时标同步到主fpga频率。
14、进一步优选地，主fpga信号完成初始化后，产生对时脉冲，并输出对时脉冲，用于本地时标向对时脉冲对齐，信号监视模块监视本身对时模块是否正常，并对正常或异常响应做出相应的动作，收到正常响应时继续监视，收到异常响应时告知自适应模块重新启动同步模块，重新输出对时脉冲，时标重新向对时脉冲对齐。
15、进一步优选地，从fpga信号完成初始化后，等待接收对时脉冲，如果接收到对时脉冲则从fpga本地时标向对时脉冲对齐；如果没有接收到对时脉冲，通过响应对时脉冲模块告知主fpga其没有收到对时脉冲，此时主fpga监视模块收到从fpga未收到对时脉冲后重新启动对时脉冲，再次输出对时脉冲。
16、进一步优选地，从fpga时标对齐后，信号响应模块监视本地时标，并将监视消息反馈给主fpga，主fpga通过反馈信息监控从fpga时标是否与自身同步，不同步则启动重新对时，如果同步则告知从fpga继续监视。
17、进一步优选地，不限于两片fpga之间的同步，提供对多片fpga进行同步以及同步监视并且自动跟踪同步信号，实现自动同步，全程监护。
18、本申请同时公开了一种基于上述的自主可控fpga的多芯片自适应锁相同步方法，包括以下步骤：
19、步骤1：装置上电后，主fpga正常启动开始工作，通过信号同步模块产生一个对时脉冲，通过信号传输模块输出至与之连接的从fpga；
20、步骤2：从fpga接收到对时脉冲后同步到主fpga频率，并且通过信号传输模块反馈信号给主fpga，告知已经正确接收到同步脉冲；
21、步骤3：从fpga接收到正确对时脉冲后，本地时标对齐到对时脉冲；
22、步骤4：从信号响应模块将本身已经正确对时的响应回传给主fpga，并且轮询检查自身对时是否正常；当对时正常，将正常响应通过信号传输模块传递给主fpga，主fpga反馈继续监视；当对时异常异常，主fpga收到异常响应执行步骤5；
23、步骤5：通过主fpga监视模块监视本身对时脉冲，同时接收从fpga响应模块传递回来的响应信号；
24、步骤6：当主fpga发现本身对时异常，则将信号传递给自适应模块，自适应模块重新启动同步信号模块，重新对时，并且发送对时脉冲给从fpga，使其与主fpga同步；
25、步骤7：主fpga通过获取从fpga响应，当发现从fpga对时异常，则通过信号自适应模块启动同步对时，向从fpga发送对时脉冲，使其与主fpga同步。
26、进一步优选地，在步骤4中，主fpga自身产生对时脉冲后，本地时标向对时脉冲对齐。
27、本专利技术的有益效果在于，与现有技术相比，实现起来方便快捷，且可以在多场景复用，不限芯片数量，并且使得芯片之间的同步变得稳定可靠，大大缩本文档来自技高网...
【技术保护点】
1.一种基于FPGA的多芯片自适应锁相同步系统，包括信号同步模块、信号监视模块、信号自适应模块、信号响应模块和信号传输模块，其特征在于：
2.根据权利要求1所述的一种基于FPGA的多芯片自适应锁相同步系统，其特征在于：
3.根据权利要求1所述的一种基于FPGA的多芯片自适应锁相同步系统，其特征在于：
4.根据权利要求1所述的一种基于FPGA的多芯片自适应锁相同步系统，其特征在于：
5.根据权利要求1所述的一种基于FPGA的多芯片自适应锁相同步系统，其特征在于：
6.根据权利要求1所述的一种自主可控FPGA的多芯片自适应锁相同步系统，其特征在于：
7.根据权利要求1所述的一种基于FPGA的多芯片自适应锁相同步系统，其特征在于：
8.根据权利要求1所述的一种基于FPGA的多芯片自适应锁相同步系统，其特征在于：
9.根据权利要求1所述的一种基于FPGA的多芯片自适应锁相同步系统，其特征在于：
10.基于权利要求1至9任一项所述的一种基于FPGA的多芯片自适应锁相同步方法，其特征在
11.根据权利要求10所述的一种基于FPGA的多芯片自适应锁相同步方法，其特征在于：
...【技术特征摘要】
1.一种基于fpga的多芯片自适应锁相同步系统，包括信号同步模块、信号监视模块、信号自适应模块、信号响应模块和信号传输模块，其特征在于：
2.根据权利要求1所述的一种基于fpga的多芯片自适应锁相同步系统，其特征在于：
3.根据权利要求1所述的一种基于fpga的多芯片自适应锁相同步系统，其特征在于：
4.根据权利要求1所述的一种基于fpga的多芯片自适应锁相同步系统，其特征在于：
5.根据权利要求1所述的一种基于fpga的多芯片自适应锁相同步系统，其特征在于：
6.根据权利要求1所述的一种自...
【专利技术属性】
技术研发人员：蒋军，韩亮，杨海池，李新华，周涛，付东，胡炯，王华，刘文德，
申请(专利权)人：北京四方继保自动化股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。