一种分栅式闪存的形成方法技术

本发明专利技术提供一种分栅式闪存的形成方法，在擦除栅多晶硅层上形成浮栅SiN层；定义擦除栅多晶硅的开口并刻蚀浮栅SiN层形成为浮栅SiN结构；在浮栅SiN结构侧壁形成第一侧墙；刻蚀擦除栅多晶硅层形成擦除栅多晶硅结构；形成擦除栅多晶硅结构的第二侧墙；刻蚀浮栅层形成为浮栅结构；进行离子注入形成源线区；形成浮栅结构的第三侧墙并去除第三侧墙的SiN；沉积源线多晶硅以覆盖第三侧墙、第二侧墙及第一侧墙；刻蚀浮栅SiN结构以调节cell高度；刻蚀源线多晶硅以提高源线的导电性；对源线多晶硅进行离子注入；沉积一层氧化层以覆盖源线多晶硅形成帽层。本发明专利技术刻蚀去除第三侧墙的SiN，增大编程时源线对浮栅的耦合率，提高源线和浮栅的隔离效果，提高编程效率。

【技术实现步骤摘要】

本专利技术涉及半导体，特别是涉及一种分栅式闪存的形成方法。

技术介绍

1、浮栅fg的侧墙fgsp3作为源线sl/浮栅fg之间的隔离层，其形成的形貌以及厚度直接影响到sl/fg的隔离程度，引起击穿，数据保留等问题。受cell高度的限制，浮栅第一侧墙fgsp1/浮栅第二侧墙fgsp2形貌较缓，不利于浮栅第三侧墙fgsp3的形成，可以通过加厚浮栅sin(fgsin)解决这个问题。但加厚会导致cell高度升高，不利于后续ild的填充。对于g-cell flash结构，fgsp3的形成首先要淀积一定厚度的oxide和sin，通过刻蚀形成onspacer，然后由湿法刻蚀吃掉侧墙sin，最终形成只有sio2构成的fgsp3。本步湿法刻蚀不仅可以去掉fgsp3的sin，也可以通过控制刻蚀时间来调整cell高度。但刻蚀时间的加长，会导致fgsp3 oxide损失过多，sl/fg隔离变差，影响cell性能。

技术实现思路

1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种分栅式闪存的形成方法，用于解决现有技术中分栅闪存本文档来自技高网...

【技术保护点】

1.一种分栅式闪存的形成方法，其特征在于，至少包括：

2.根据权利要求1所述的分栅式闪存的形成方法，其特征在于：步骤一中的所述浮栅层为多晶硅。

3.根据权利要求1所述的分栅式闪存的形成方法，其特征在于：步骤二中采用沉积法形成所述擦除栅多晶硅层。

4.根据权利要求1所述的分栅式闪存的形成方法，其特征在于：步骤三中形成所述浮栅SiN层的方法为沉积法。

5.根据权利要求1所述的分栅式闪存的形成方法，其特征在于：步骤四采用光刻定义所述擦除栅多晶硅的开口大小。

6.根据权利要求1所述的分栅式闪存的形成方法，其特征在于：步骤五中形成所述第一...

【技术特征摘要】

1.一种分栅式闪存的形成方法，其特征在于，至少包括：

2.根据权利要求1所述的分栅式闪存的形成方法，其特征在于：步骤一中的所述浮栅层为多晶硅。

3.根据权利要求1所述的分栅式闪存的形成方法，其特征在于：步骤二中采用沉积法形成所述擦除栅多晶硅层。

4.根据权利要求1所述的分栅式闪存的形成方法，其特征在于：步骤三中形成所述浮栅sin层的方法为沉积法。

5.根据权利要求1所述的分栅式闪存的形成方法，其特征在于：步骤四采用光刻定义所述擦除栅多晶硅的开口大小。

6.根据权利要求1所述的分栅式闪存的形成方法，其特征在于：步骤五中形成所述第一侧墙的方法包括：先沉积一层覆盖所述开口及所述浮栅sin结构的第一侧墙层；之后刻蚀所述...

【专利技术属性】
技术研发人员：张高明，于涛，陆亮，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：