System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 带正负号转换的系统及方法技术方案_技高网

带正负号转换的系统及方法技术方案

技术编号:41176143 阅读:5 留言:0更新日期:2024-05-07 22:12
本公开涉及带正负号转换的系统及方法。本文中描述涉及转换器的系统及方法,所述转换器包含第一输入、第二输入及多个数/模转换器DAC单元。DAC单元包含第一电路、与所述DAC单元的第一输出相关联的第一支路及与所述DAC单元的第二输出相关联的第二支路。所述第一电路经配置以提供归零操作。所述DAC单元经配置以在时钟周期的至少一部分期间在所述第一支路或所述第二支路中的至少一者上提供一定极性下的数据幅值。所述数据幅值及所述极性根据所述第一输入处的第一信号及所述第二输入处的第二信号提供。

【技术实现步骤摘要】

本公开通常涉及信号转换器,包含但不限于用于射频(rf)系统中的数/模转换器(dac)。


技术介绍

1、由于数据输出处的上升及下降边沿具有不同且不相关的误差,因此dac(例如以高信号频率操作的不带正负号电流导引dac)可遭受降级的性能(例如,占空比误差)。


技术实现思路

1、在一个方面,本公开涉及一种转换器,其包括:第一端口;第二端口;及多个数/模转换器(dac)单元,其中所述dac单元中的dac单元包括第一电路、与所述dac单元的第一输出相关联的第一支路及与所述dac单元的第二输出相关联的第二支路,其中所述第一电路经配置以在时钟周期内的第一时间段期间提供归零操作,其中所述dac单元经配置以在所述时钟周期的至少一部分期间在所述第一支路或所述第二支路中的至少一者上提供具有一定极性下的数据幅值的信号,所述第一输入处的第一信号指示所述极性且所述第二输入处的第二信号指示所述数据幅值。

2、在另一方面,本公开涉及一种转换器,其包括:多个数/模转换器(dac)单元,其中所述dac单元各自包括第一晶体管、第二晶体管、第三晶体管及第四晶体管,所述第一晶体管经配置以至少部分地响应于数据信号而在第一节点处提供第一信号,所述第二晶体管经配置以响应于正负号信号而将所述第一信号提供到第一输出,所述第三晶体管经配置以响应于所述正负号信号的反信号而将所述第一信号提供到第二输出,其中所述第四晶体管经配置以在时钟周期内的第一时间段期间将耦合到所述第二晶体管的第二节点耦合到与所述第三晶体管耦合的第三节点。</p>

3、在其它方面,本公开涉及一种将数字正负号信号及数字幅值信号转换成模拟信号的方法,所述方法包括:至少部分地响应于数据信号处于所述数据信号的第一逻辑电平且正负号信号处于所述正负号信号的第一逻辑电平而将第一信号提供到耦合到数/模转换器(dac)单元的第一端口的一支路;在第一时钟周期内的第一时间段期间将所述第一支路耦合到所述dac单元的第二支路,所述第一时间段在第一电流信号被提供到所述第一支路之后;至少部分地响应于所述数据信号处于所述数据信号的所述第一逻辑电平且所述正负号信号处于所述正负号信号的第二逻辑电平而将第二信号提供到耦合到第二端口的所述第二支路;及在第二时钟周期内的第二时间段期间将所述第一支路耦合到所述第二支路,所述第二时间段在第二电流信号被提供到所述第二支路之后。

本文档来自技高网...

【技术保护点】

1.一种转换器,其包括:

2.根据权利要求1所述的转换器,其中所述第一信号是指示所述极性的正负号信号且所述第二信号是指示所述数据幅值的数据信号。

3.根据权利要求1所述的转换器,其中所述第一电路包括耦合于所述第一支路与所述第二支路之间的第一对晶体管及第二对晶体管,其中所述第一对晶体管各自是N通道晶体管且所述第二对晶体管各自是P通道晶体管。

4.根据权利要求1所述的转换器,其中所述第一电路经配置以在所述时钟周期内的所述第一时间段期间将所述第一支路耦合到所述第二支路用于所述归零操作。

5.根据权利要求1所述的转换器,其进一步包括经配置以选择相同DAC单元用于上及下转变,使得所述第一输出及所述第二输出处的上升及下降边沿相关的第二电路。

6.根据权利要求1所述的转换器,其中所述第一时间段是所述时钟周期的25%。

7.根据权利要求1所述的转换器,其中所述第一信号是指示所述极性的正负号信号且所述第二信号是指示所述数据幅值的数据信号,其中所述正负号信号的转变在所述第一时间段期间提供。

8.根据权利要求1所述的转换器,其中所述第一时间段是所述时钟周期的最后时间段。

9.根据权利要求1所述的转换器,其中所述第一信号包括指示所述极性的正负号信号且所述第二信号包括指示所述数据幅值的数据信号,其中所述第一信号被提供到设置于所述第一支路上的第一晶体管且所述数据信号与相关联于所述时钟周期的时钟信号组合且被提供到第二晶体管。

10.根据权利要求9所述的转换器,其中所述第一晶体管设置于所述第二晶体管与所述第一输出之间。

11.根据权利要求9所述的转换器,其中所述第一晶体管设置于所述第二晶体管与耦合到所述第一输出的级联晶体管之间。

12.一种转换器,其包括:

13.根据权利要求12所述的转换器,其中所述正负号信号的转变在所述第一时间段期间提供。

14.根据权利要求13所述的转换器,其中所述第一晶体管的栅极接收在逻辑AND运算中与时钟信号组合的所述数据信号。

15.根据权利要求14所述的转换器,其进一步包括耦合到所述第一输出的级联晶体管,所述级联晶体管安置于所述第一输出与所述第二晶体管之间。

16.一种将数字正负号信号及数字幅值信号转换成模拟信号的方法,所述方法包括:

17.根据权利要求16所述的方法,其进一步包括:

18.根据权利要求16所述的方法,其进一步包括:

19.根据权利要求16所述的方法,其进一步包括:

20.根据权利要求16所述的方法,其中所述第一时间段在所述第一时钟周期的10%与40%之间。

...

【技术特征摘要】

1.一种转换器,其包括:

2.根据权利要求1所述的转换器,其中所述第一信号是指示所述极性的正负号信号且所述第二信号是指示所述数据幅值的数据信号。

3.根据权利要求1所述的转换器,其中所述第一电路包括耦合于所述第一支路与所述第二支路之间的第一对晶体管及第二对晶体管,其中所述第一对晶体管各自是n通道晶体管且所述第二对晶体管各自是p通道晶体管。

4.根据权利要求1所述的转换器,其中所述第一电路经配置以在所述时钟周期内的所述第一时间段期间将所述第一支路耦合到所述第二支路用于所述归零操作。

5.根据权利要求1所述的转换器,其进一步包括经配置以选择相同dac单元用于上及下转变,使得所述第一输出及所述第二输出处的上升及下降边沿相关的第二电路。

6.根据权利要求1所述的转换器,其中所述第一时间段是所述时钟周期的25%。

7.根据权利要求1所述的转换器,其中所述第一信号是指示所述极性的正负号信号且所述第二信号是指示所述数据幅值的数据信号,其中所述正负号信号的转变在所述第一时间段期间提供。

8.根据权利要求1所述的转换器,其中所述第一时间段是所述时钟周期的最后时间段。

9.根据权利要求1所述的转换器,其中所述第一信号包括指示所述极性的正负号信号且所述第二信号包括指示所述数据幅...

【专利技术属性】
技术研发人员:J·穆尔德F·万德胡斯M·梅赫普S·王
申请(专利权)人:安华高科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1