System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种改进型沟槽型碳化硅MOSFET器件及其制造方法技术_技高网

一种改进型沟槽型碳化硅MOSFET器件及其制造方法技术

技术编号:41138116 阅读:11 留言:0更新日期:2024-04-30 18:09
本发明专利技术属于半导体技术领域,具体公开了一种改进型沟槽型碳化硅MOSFET器件及其制造方法,在纵向沟槽内部设有被IPO介质层隔离的上下分立多晶硅,其中N型上多晶硅的上表面被层间绝缘介质覆盖,侧面被沟道栅氧化层包裹,P型下多晶硅的左右表面被屏蔽栅氧化层包裹,下表面被P+型埋层包裹;每个纵向沟槽的底部均被P+型埋层包覆,其中P+型埋层通过下多晶硅连接到源极金属。本发明专利技术沟槽型碳化硅器件处于反向耐压状态时,沟槽栅极接零电位,此时P+型埋层区通过下多晶硅与源极连接能够保护沟道栅氧化层和屏蔽栅氧化层。本发明专利技术专利通过降低栅氧化层和屏蔽栅氧化层的电场强度,提高器件的可靠性。

【技术实现步骤摘要】

本专利技术属于半导体,具体涉及一种改进型沟槽型碳化硅mosfet器件及其制造方法。


技术介绍

1、碳化硅mosfet器件包括平面型与沟槽型两种结构,平面型碳化硅碳化硅mosfet器件由于结构的限制在应用中存在诸多局限性,沟槽mosfet与平面vdmos器件相比,导电沟道位于垂直方向,消除了平面vdmos的寄生jfet电阻,减小了元胞尺寸,提高了元胞密度,从而使得电流密度显著提高,大幅度降低了器件的导通电阻。

2、鉴于沟槽型碳化硅mosfet的优势,越来越多的研究机构对沟槽型碳化硅mosfet提高了研发力度,然而现有技术的制备方案中制备出的沟槽型碳化硅mosfet对栅氧化层的电场保护不够,特别是拐角处的栅氧化层容易被电场击穿。


技术实现思路

1、为了弥补上述现有技术的不足,本专利技术提出一种改进型沟槽型碳化硅mosfet器件及其制造方法。

2、本专利技术的技术方案如下:

3、一种沟槽型碳化硅mosfet器件,包括漏极金属及所述漏极金属上方的n+型碳化硅衬底,在所述n+型碳化硅衬底上方依次为n-型碳化硅外延层、p+型埋层、n型碳化硅外延层、p型体区、n+型源区、p+型源区以及层间绝缘介质层和源极金属,在所述n型碳化硅外延层远离所述n+型碳化硅衬底的一端设有纵向沟槽,纵向沟槽贯穿n型碳化硅外延层和p型体区,下端延伸至n-型碳化硅外延层;

4、所述纵向沟槽底部被p+型埋层包覆,纵向沟槽内部设有被ipo介质层隔离的上下分立多晶硅,n型上多晶硅的上表面被层间绝缘介质层覆盖,侧面被沟道栅氧化层包裹,p型下多晶硅的左右表面被屏蔽栅氧化层包裹,下表面被p+型埋层包裹;每个纵向沟槽的底部均被p+型埋层包覆,其中p+型埋层通过p型下多晶硅连接到源极金属。

5、进一步地,所述n型碳化硅外延层的掺杂浓度大于所述n-型碳化硅外延层的掺杂浓度。

6、进一步地,所述纵向沟槽的深度为2~10um。

7、进一步地,所述纵向沟槽的宽度为1~2um。

8、进一步地,所述屏蔽栅氧化层的厚度为0.3~0.8um。

9、进一步地,所述p型下多晶硅的宽度为0.4~1.4um。

10、进一步地,所述p+型埋层的宽度大于所述纵向沟槽的宽度,p+型埋层比沟纵向槽单边宽0.3~1um。

11、一种如上述沟槽型碳化硅mosfet器件的制造方法,包括如下步骤:

12、步骤一:选取高浓度n+型碳化硅衬底作为漏极,并生长n-型碳化硅外延层;

13、步骤二:在所述n-型碳化硅外延层上,利用掩膜层选择性注入受主离子形成p+型埋层;

14、步骤三:在所述n-型碳化硅外延层顶部,生长n型碳化硅外延层;

15、步骤四:在所述n型碳化硅外延层顶部,利用掩膜层选择性注入受主离子形成p型体区;

16、步骤五:在所述n型碳化硅外延层顶部,利用掩膜层选择性注入施主和受主离子形成n+型源区和p+型源区;

17、步骤六:在所述n型外延层顶部,利用掩膜层选择性刻蚀出纵向沟槽,所述纵向沟槽穿过n型碳化硅外延层延伸至n-型碳化硅外延层中,并且纵向沟槽的底部被p+型埋层包覆;

18、步骤七:利用高温炉管热氧化和低压化学气相沉积的方式在沟槽侧壁生成屏蔽栅氧化层,利用等离子刻蚀的方式刻蚀掉槽底氧化层;

19、步骤八:沟槽内部填充p型掺杂的多晶硅,利用掩膜层选择性刻蚀掉沟槽上方的p型多晶硅和氧化层,形成沟槽上部空白区域;

20、步骤九:在p型下多晶硅上表面,利用高密度等离子体气相沉积技术形成ipo介质层;

21、步骤十:生长沟道栅氧化层;

22、步骤十一:淀积n型上多晶硅,利用化学机械研磨技术磨掉剩余的n型多晶硅;

23、步骤十二:在所述n型碳化硅外延层的上表面淀积层间绝缘介质层,利用掩膜层选择性刻蚀后淀积金属形成源极金属;在背面淀积金属形成漏极金属。

24、本专利技术的有益技术效果如下:

25、本专利技术结构在器件处于反向耐压状态时,栅极接零电位或者负电位,此时p+埋层区(p型屏蔽区)通过下多晶硅与源极连接能够保护沟道栅氧化层和屏蔽栅氧化层,提高器件的击穿电压。同时下多晶硅结构与p+埋层结构的引入能够增加器件的横向耗尽,可以使用掺杂量比较高的n型碳化硅外延,降低器件的导通电阻。

本文档来自技高网...

【技术保护点】

1.一种沟槽型碳化硅MOSFET器件,其特征在于:包括漏极金属(17)及所述漏极金属(17)上方的N+型碳化硅衬底(01),在所述N+型碳化硅衬底(01)上方依次为N-型碳化硅外延层(02)、P+型埋层(03)、N型碳化硅外延层(04)、P型体区(05)、N+型源区(06)、P+型源区(07)以及层间绝缘介质层(15)和源极金属(16),在所述N型碳化硅外延层(04)远离所述N+型碳化硅衬底(01)的一端设有纵向沟槽(08),纵向沟槽(08)贯穿N型碳化硅外延层(04)和P型体区(05),下端延伸至N-型碳化硅外延层(02);

2.根据权利要求1所述的沟槽型碳化硅MOSFET器件,其特征在于:所述N型碳化硅外延层(04)的掺杂浓度大于所述N-型碳化硅外延层(02)的掺杂浓度。

3.根据权利要求2所述的沟槽型碳化硅MOSFET器件,其特征在于:所述纵向沟槽(08)的深度为2~10um。

4.根据权利要求3所述的沟槽型碳化硅MOSFET器件,其特征在于:所述纵向沟槽(08)的宽度为1~2um。

5.根据权利要求4所述的沟槽型碳化硅MOSFET器件,其特征在于:所述屏蔽栅氧化层(09)的厚度为0.3~0.8um。

6.根据权利要求5所述的沟槽型碳化硅MOSFET器件,其特征在于:所述P型下多晶硅(10)的宽度为0.4~1.4um。

7.根据权利要求6所述的沟槽型碳化硅MOSFET器件,其特征在于:所述P+型埋层(03)的宽度大于所述纵向沟槽(08)的宽度,P+型埋层(03)比沟纵向槽(08)单边宽0.3~1um。

8.一种如权利要求1所述的沟槽型碳化硅MOSFET器件的制造方法,其特征在于,包括如下步骤:

...

【技术特征摘要】

1.一种沟槽型碳化硅mosfet器件,其特征在于:包括漏极金属(17)及所述漏极金属(17)上方的n+型碳化硅衬底(01),在所述n+型碳化硅衬底(01)上方依次为n-型碳化硅外延层(02)、p+型埋层(03)、n型碳化硅外延层(04)、p型体区(05)、n+型源区(06)、p+型源区(07)以及层间绝缘介质层(15)和源极金属(16),在所述n型碳化硅外延层(04)远离所述n+型碳化硅衬底(01)的一端设有纵向沟槽(08),纵向沟槽(08)贯穿n型碳化硅外延层(04)和p型体区(05),下端延伸至n-型碳化硅外延层(02);

2.根据权利要求1所述的沟槽型碳化硅mosfet器件,其特征在于:所述n型碳化硅外延层(04)的掺杂浓度大于所述n-型碳化硅外延层(02)的掺杂浓度。

3.根据权利要求2所述的沟槽型碳化硅mosf...

【专利技术属性】
技术研发人员:温建功曹琳刘青郑丽君
申请(专利权)人:西安龙飞电气技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1