System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种多模式的双FPGA实现时间同步和频率同步的系统及方法技术方案_技高网

一种多模式的双FPGA实现时间同步和频率同步的系统及方法技术方案

技术编号:41136340 阅读:5 留言:0更新日期:2024-04-30 18:07
本发明专利技术公开了一种多模式的双FPGA实现时间同步和频率同步的系统及方法,该系统包括:O‑RU设备、光模块和O‑DU设备;O‑RU设备包括第一FPGA和第二FPGA;第一FPGA用于接收O‑DU设备发送的数据,并对O‑DU设备和O‑RU设备之间的数据交互打时间戳;第二FPGA用于基于第一FPGA打时间戳得到的时间,计算数据从O‑DU传送至O‑RU的时间;O‑RU设备的本振上电锁定到模拟锁相环,该模拟锁相环作为数字锁相环的频率基准源;将O‑RU设备中的所有数字锁相环锁定在恒温晶振上,以确保O‑RU设备能锁定到同步以太网和高精度时间同步协议。本发明专利技术在同时支持同步以太网和高精度时间同步协议的O‑RU设备和仅支持高精度时间同步协议的O‑RU设备中,只需要同一套软硬件,极大减少了软件和硬件开发成本和时间。

【技术实现步骤摘要】

本专利技术涉及射频,特别是一种多模式的双fpga实现时间同步和频率同步的系统及方法。


技术介绍

1、基于o-ran(open radio access network,开放式无线电接入网)的5g o-ru设备(open radio unit,开放式无线单元),它不仅要接收上级o-du设备(open distributedunit,开放式分布单元)时钟的synce(synchronous ethernet,同步以太网)完成频率同步,还需要接收上级o-du设备的ptp(precision time protocol,高精度时间同步协议)信息完成时间同步。一般o-du设备会和gps同步携带有精准的频率信息和时间信息,通过synce+ptp的方式将这些信息传递给o-ru设备。而更为挑战的一种方式是o-ru设备是由传统的x86服务器构成,它的时间信息来自于网络,是很精准的,但是频率并没有和上级或gps同步,因此是不带synce的,这时只能通过ptp将时间信息传递给o-ru设备,对o-ru设备来说不仅需要接收时间信息,还需要将时间翻译成频率(1/t)信息以实现频率也是同步的。

2、对o-ru设备来说,由于是基于ecpri接口,相对传统的rru,o-ru设备还需要处理low-phy的协议数据,这就要求o-ru设备需要有强大的fpga/dsp去完成数据算法处理,因此一种4t4r o-ru设备的方案就是搭载一颗集成了cpu的fpga和一颗只带逻辑的fpga设备。对两颗fpga设备来说,如何实现和处理ptp+synce和ptp only,并达到同一套软件实现ptp+synce和ptp only两种模式兼容是一个难点。


技术实现思路

1、鉴于此,本专利技术提供了一种多模式的双fpga实现时间同步和频率同步的系统及方法。

2、本专利技术公开了一种多模式的双fpga实现时间同步和频率同步的系统,其包括:o-ru设备、光模块和o-du设备;

3、o-ru设备通过光模块和上级o-du设备连接,o-du设备作为主设备,而o-ru设备作为从设备;o-ru设备包括第一fpga和第二fpga;第一fpga用于接收o-du设备发送的数据,并对o-du设备和o-ru设备之间的数据交互打时间戳;第二fpga用于基于第一fpga打时间戳得到的时间,计算数据从o-du传送至o-ru的时间;

4、o-ru设备的本振上电锁定到模拟锁相环,该模拟锁相环作为数字锁相环的频率基准源;将o-ru设备中的所有数字锁相环锁定在恒温晶振上,以确保o-ru设备能锁定到同步以太网和高精度时间同步协议。

5、进一步地,所述o-ru设备包括第一数字锁相环、第二数字锁相环和第三数字锁相环,数字锁相环均带加法器;第一数字锁相环用于处理时间信息并将时间信息翻译成频率,第二数字锁相环和o-du设备形成闭环锁定同步以太网,第三数字锁相环作为时钟发生器给o-ru设备分发时钟。

6、本专利技术还公开了一种多模式的双fpga实现时间同步和频率同步的方法,适用于上述任一项所述的一种多模式的双fpga实现时间同步和频率同步的系统,其包括:

7、在同步以太网和高精度时间同步协议模式下,o-ru设备获知o-du设备携带同步以太网信息,将第二数字锁相环和第三数字锁相环锁定在同步以太网上,第二数字锁相环将时钟输出给第一fpga中的收发器,最终o-ru设备和o-du设备形成闭环;第三数字锁相环的频率锁定完成后,将时钟分发给o-ru设备;在同步以太网和高精度时间同步协议模式下,第一数字锁相环处于关闭状态;

8、在仅有高精度时间同步协议模式下,o-ru设备获知o-du设备不携带同步以太网信息,第二数字锁相环和第三数字锁相环不再锁定到同步以太网上,采用本地相对准确的恒温晶振作为频率源。

9、进一步地,第二数字锁相环和第三数字锁相环都需要添加o-ru设备的数字锁相环信息,以缩小初始频率和同步以太网之间的差距,从而不超过数字锁相环的频率锁定范围。

10、进一步地,在同步以太网和高精度时间同步协议模式下,o-ru设备的频率锁定在同步以太网上,o-du设备通过光模块将时间信息传递给o-ru设备,第一fpga通过多次打时间戳的方式获取o-du设备和o-ru设备传递信息的时间,第二fpga基于第一fpga获取的时间计算时延,o-ru设备根据计算得到的时延,即可获知准确的时间信息;时间戳涉及同步报文、跟随报文、延迟请求和延迟响应;时延为数据从o-du传送至o-ru的时间。

11、进一步地,所述时延的计算公式为:

12、时延=[t2-t1+t4-t3]/2

13、其中,t2为o-ru设备接收到o-du设备的同步报文的时间,t1为o-du设备发出同步报文的时间;o-du设备发送完同步报文后,再将t1添加进跟随报文后发送给o-ru设备,o-ru设备接收到跟随报文后,从跟随报文中提取出t1,此时o-ru设备获知t1和t2;t3为o-ru设备向o-du设备发送延迟请求报文的时间,t4为o-du设备接收到o-ru设备延迟请求报文的时间,o-du设备把t4记录到延迟响应报文发送给o-ru设备,此时o-ru设备获知t1、t2、t3和t4。

14、进一步地,在高精度时间同步协议模式下,o-du设备通过光模块将时间信息传递给o-ru设备,第一fpga通过多次打时间戳的方式得到t1、t2、t3和t4;o-ru设备基于得到的t1、t2、t3和t4,计算时钟偏差;将时钟偏差翻译成准确的频率,此时需要第一数字锁相环完成时间到频率的转换,以完成o-ru设备和o-du设备的频率同步。

15、进一步地,o-ru设备和o-du设备均有时钟偏差;通过o-ru设备中的1588算法处理单元计算时钟偏差;时钟偏差的计算公式为:

16、时钟偏差=t2-(t1+时延)=t2-[t2-t1+t4-t3]/2=[(t2-t1)-(t4-t3)]/2。

17、进一步地,在高精度时间同步协议模式下,1588算法处理单元将时钟偏差传递给第一数字锁相环,第一数字锁相环被使能,由第一数字锁相环将时钟偏差翻译成频率信息,最终得到准确的频率源;然后由第一数字锁相环产生准确的工作时钟和1pps,每1pps上升沿触发第二fpga调整更新后的tod报文;

18、第一fpga再对比第一数字锁相环产生的1pps和o-ru设备中的1588算法处理单元产生的1pps之间的相位偏差。

19、进一步地,若存在相位偏差,则第一数字锁相环继续调整,直到第一数字锁相环产生的1pps和1588算法处理单元产生的1pps之间完全对齐为止,此时完成o-ru设备和o-du设备之间的频率同步;

20、第一数字锁相环再将与o-du设备同步后的频率发送给第二数字锁相环和第三数字锁相环,第二数字锁相环和第三数字锁相环锁定在第一数字锁相环上,此时第一数字锁相环关闭第二数字锁相环对应的加法通道。

21、由于本文档来自技高网...

【技术保护点】

1.一种多模式的双FPGA实现时间同步和频率同步的系统,其特征在于,包括:O-RU设备、光模块和O-DU设备;

2.根据权利要求1所述的一种多模式的双FPGA实现时间同步和频率同步的系统,其特征在于,所述O-RU设备包括第一数字锁相环、第二数字锁相环和第三数字锁相环,数字锁相环均带加法器;第一数字锁相环用于处理时间信息并将时间信息翻译成频率,第二数字锁相环和O-DU设备形成闭环锁定同步以太网,第三数字锁相环作为时钟发生器给O-RU设备分发时钟。

3.一种多模式的双FPGA实现时间同步和频率同步的方法,适用于权利要求1或2所述的一种多模式的双FPGA实现时间同步和频率同步的系统,其特征在于,包括:

4.根据权利要求3所述的一种多模式的双FPGA实现时间同步和频率同步的方法,其特征在于,第二数字锁相环和第三数字锁相环都需要添加O-RU设备的数字锁相环信息,以缩小初始频率和同步以太网之间的差距,从而不超过数字锁相环的频率锁定范围。

5.根据权利要求3所述的一种多模式的双FPGA实现时间同步和频率同步的方法,其特征在于,在同步以太网和高精度时间同步协议模式下,O-RU设备的频率锁定在同步以太网上,O-DU设备通过光模块将时间信息传递给O-RU设备,第一FPGA通过多次打时间戳的方式获取O-DU设备和O-RU设备传递信息的时间,第二FPGA基于第一FPGA获取的时间计算时延,O-RU设备根据计算得到的时延,即可获知准确的时间信息;时间戳涉及同步报文、跟随报文、延迟请求和延迟响应;时延为数据从O-DU传送至O-RU的时间。

6.根据权利要求5所述的一种多模式的双FPGA实现时间同步和频率同步的方法,其特征在于,所述时延的计算公式为:

7.根据权利要求6所述的一种多模式的双FPGA实现时间同步和频率同步的方法,其特征在于,在高精度时间同步协议模式下,O-DU设备通过光模块将时间信息传递给O-RU设备,第一FPGA通过多次打时间戳的方式得到t1、t2、t3和t4;O-RU设备基于得到的t1、t2、t3和t4,计算时钟偏差;将时钟偏差翻译成准确的频率,此时需要第一数字锁相环完成时间到频率的转换,以完成O-RU设备和O-DU设备的频率同步。

8.根据权利要求7所述的一种多模式的双FPGA实现时间同步和频率同步的方法,其特征在于,O-RU设备和O-DU设备均有时钟偏差;通过O-RU设备中的1588算法处理单元计算时钟偏差;时钟偏差的计算公式为:

9.根据权利要求8所述的一种多模式的双FPGA实现时间同步和频率同步的方法,其特征在于,在高精度时间同步协议模式下,1588算法处理单元将时钟偏差传递给第一数字锁相环,第一数字锁相环被使能,由第一数字锁相环将时钟偏差翻译成频率信息,最终得到准确的频率源;然后由第一数字锁相环产生准确的工作时钟和1PPS,每1PPS上升沿触发第二FPGA调整更新后的TOD报文;

10.根据权利要求9所述的一种多模式的双FPGA实现时间同步和频率同步的方法,其特征在于,若存在相位偏差,则第一数字锁相环继续调整,直到第一数字锁相环产生的1PPS和1588算法处理单元产生的1PPS之间完全对齐为止,此时完成O-RU设备和O-DU设备之间的频率同步;

...

【技术特征摘要】

1.一种多模式的双fpga实现时间同步和频率同步的系统,其特征在于,包括:o-ru设备、光模块和o-du设备;

2.根据权利要求1所述的一种多模式的双fpga实现时间同步和频率同步的系统,其特征在于,所述o-ru设备包括第一数字锁相环、第二数字锁相环和第三数字锁相环,数字锁相环均带加法器;第一数字锁相环用于处理时间信息并将时间信息翻译成频率,第二数字锁相环和o-du设备形成闭环锁定同步以太网,第三数字锁相环作为时钟发生器给o-ru设备分发时钟。

3.一种多模式的双fpga实现时间同步和频率同步的方法,适用于权利要求1或2所述的一种多模式的双fpga实现时间同步和频率同步的系统,其特征在于,包括:

4.根据权利要求3所述的一种多模式的双fpga实现时间同步和频率同步的方法,其特征在于,第二数字锁相环和第三数字锁相环都需要添加o-ru设备的数字锁相环信息,以缩小初始频率和同步以太网之间的差距,从而不超过数字锁相环的频率锁定范围。

5.根据权利要求3所述的一种多模式的双fpga实现时间同步和频率同步的方法,其特征在于,在同步以太网和高精度时间同步协议模式下,o-ru设备的频率锁定在同步以太网上,o-du设备通过光模块将时间信息传递给o-ru设备,第一fpga通过多次打时间戳的方式获取o-du设备和o-ru设备传递信息的时间,第二fpga基于第一fpga获取的时间计算时延,o-ru设备根据计算得到的时延,即可获知准确的时间信息;时间戳涉及同步报文、跟随报文、延迟请求和延迟响应;时延为数据从o-du传送至o-ru的时间。

6.根...

【专利技术属性】
技术研发人员:张塑涵邓毅崔小明
申请(专利权)人:四川恒湾科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1