System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种带有前台失调消除功能的高速动态比较器制造技术_技高网

一种带有前台失调消除功能的高速动态比较器制造技术

技术编号:41131089 阅读:3 留言:0更新日期:2024-04-30 18:00
本发明专利技术公开了一种带有前台失调消除功能的高速动态比较器,包括集成了预放大器功能模块的改进型动态比较器主模块、输入失调校正模块和校正阶段时钟产生模块;本发明专利技术提供了通过创新架构以及比较时钟产生不同延迟的结合,减少乃至消除失调电压的同时,不影响信号路径中关键节点的时间常数,以此保证比较器的低输入失调和高速性能的一种带有前台失调消除功能的高速动态比较器。

【技术实现步骤摘要】

本专利技术涉及比较器,更具体的说,它涉及一种带有前台失调消除功能的高速动态比较器


技术介绍

1、比较器被广泛地应用于模拟数字转换器(analog-to-digital converter)以及存储器件当中。对于模拟数字转换器而言,比较器是其实现量化功能的关键模块。比较器的带宽、噪声、回踢噪声、功耗、失调等性能的优化,对提升模拟数字转换器的整体性能具有重大意义。

2、在如今的深亚微米工艺中,随着金属-氧化物场效应管(mosfet)尺寸的减小,其截止频率得到了显著的提升;与之相对的,尺寸的减小也带来了不匹配的困扰。此外,电路中也存在一些随机的失配,例如生产过程中不均匀的离子注入或者薄栅氧层的差异所导致的载流子迁移率以及阈值电压的失配。上述现象均可能导致比较器量化过程的错误判决。这些失配可以等效为一个固有的失调电压。在一般的含有锁存级的比较器中,这一失调电压可高达几个毫伏甚至几十毫伏,对于高精度模数转换器而言,这样幅度的失调电压是不可接受的。

3、传统的方案,例如在关键信号路径插入非平衡负载(可变电容器)、自归零技术,前者加重了负载,恶化了比较器的速度,后者受限于电容阵列的建立精度及建立时间,因此均不适用于高速动态比较器的改进设计。


技术实现思路

1、本专利技术克服了现有技术的不足,提供了通过创新架构以及比较时钟产生不同延迟的结合,减少乃至消除失调电压的同时,不影响信号路径中关键节点的时间常数,以此保证比较器的低输入失调和高速性能的一种带有前台失调消除功能的高速动态比较器。

2、本专利技术的技术方案如下:

3、一种带有前台失调消除功能的高速动态比较器,包括集成了预放大器功能模块的改进型动态比较器主模块、输入失调校正模块和校正阶段时钟产生模块;

4、改进型动态比较器主模块,在双尾电流源动态比较器的基础上,在第一级引入了无需共模反馈的全差分放大器实现预放大功能,加速后级锁存级进入正反馈的进程;

5、输入失调校正模块,在校正阶段检测共模输入时的比较结果,这一结果通过控制电荷泵向压控电容器充放电,在电路时钟路径中引入不同的延迟,实现失调消除效果;

6、校正阶段时钟产生模块,产生校正阶段的比较器时钟。

7、进一步的,所述改进型动态比较器主模块包括锁存级、预放大级和偏置电路;

8、所述锁存级由首尾相连的反相器构成;

9、所述预放大级在复位开关管的基础上,引入了两对负载管构成交叉耦合负载,无需共模反馈的同时实现了较大电压增益;预放大级信号通过控制锁存器输出级,加速其进入正反馈的进程;

10、所述偏置电路同时为预放大级尾电流管、失调消除模块电荷泵提供偏置。

11、进一步的,改进型动态比较器主模块中的比较器第一级包括输入对管mn1、mn2,mna1管、mna2管、mnb1管、mnb2管、mp1管、mp2管、mp3管、mp4管、mp5管、mp6管;

12、所述对管mn1、mn2的源极均与尾管mn0漏极相连,尾管mn0栅极连接偏置电路;

13、mna1管、mna2管的源极与漏极短接,并分别连接mn2管、mn1管的漏极,mna1管、mna2管的栅极分别连接至mn1管、mn2的栅极,mna1与mna2两管构成了mos电容,用于抑制后级锁存级耦合回输入的回踢噪声;

14、对管mnb1、mnb2的漏极同时分别是第一级预放大级的输出节点vp、vn;

15、mn1的漏极同时与mp1管的栅极及源极、mp4管的漏极、mp5管的漏极相连,mn2的漏极同时与mp2管栅极及源极、mp3管的漏极、mp6管的漏极相连;mp5管、mp6管的栅极与输入失调校正模块的输出时钟信号相连。

16、进一步的,改进型动态比较器主模块中的比较器第二级包括首尾相连的反相器mn5、mn6、mp7、mp8,受第一级输出电压控制的电流源管mn3、mn4,和复位及工作时钟管mp9;

17、比较器第一级的输出节点与第二级mn3、mn4的栅极相连,mn5栅极、mp7栅极、mn6漏极、mp8漏极、mn3漏极相连,构成第二级输出节点vop;mn6栅极、mp8栅极、mn5漏极、mp7漏极、mn4漏极相连,构成第二级输出节点von。

18、进一步的,所述输入失调校正模块包括输出信号控制的电荷泵、电压控制的可变电容器、反相器和开关;

19、时钟信号在拉高的过程中若失调,电压更大的一侧实现更高延迟,而在复位阶段两侧时钟拉低的延迟相同,即可实现失调电压的消除的同时不影响关键信号路径的传输速度;

20、所述电压控制的可变电容器插入至时钟路径的缓冲器中以改变缓冲器的时间常数,从而引入延迟;可变电容器的容值由共模输入的比较结果通过控制电荷泵向可变电容器充放电实现;复位阶段比较器时钟由另一路开关控制,不经过延迟模块,保证了两侧复位时间点的一致性。

21、进一步的,输入失调校正模块包括mos开关sw1至sw8、电流源管mpa、mna,充放电电容ch1、ch2,复位管mnc、mnb,单位增益缓冲器ota1、ota2,可变电容器c1、c2,和反相器inv1a、inv1b、inv2a、inv2b;

22、mos开关sw1、sw4由比较器输出信号vop及校准使能信号共同控制,sw2、sw3由输出信号von及校准使能信号共同控制;sw1、sw3一端分别连接充放电电容ch1、ch2,另一端与电流源管mpa漏极相连;sw2、sw4一端分别连接充放电电容ch1、ch2,另一端与电流源管mna漏极相连;充放电电容ch1、ch2底板接地,顶板分别接复位管mnb、mnc以及电压跟随器ota1、ota2;

23、电压跟随器ota1、ota2输出接可变电容器c1、c2,可变电容器c1、c2底板分别接入反相器inv1a、inv1b之间以及反相器inv2a、inv2b之间;sw5、sw7在比较器复位时钟clkx上升沿到来时打开,下降沿到来时关闭;sw6、sw8在比较器复位时钟clkx上升沿到来时关闭,下降沿到来时打开。

24、进一步的,所述校正阶段时钟产生模块,由比较器的比较结果、外部提供的校准使能信号共同控制;校准使能信号拉高后,校正阶段时钟产生模块正常工作,比较完成时延迟路径关闭,比较器校正阶段的时钟立即拉低,比较器进入复位阶段;复位完成后,比较器输出端均置为0,此时校正阶段时钟产生模块的延迟路径打开,经过一定的延迟后比较器时钟再次拉高。

25、进一步的,所述校正阶段时钟产生模块包括反相器inv1、inv2_delay,与非门nand1、nand2,d触发器dff1、dff2,mos管mns1、mns2、mps1,异或门xor1,开关sws1、sws2、sws3;

26、所述异或门xor1连接改进型动态比较器主模块的输出结果信号,异或门xor1输出连接反相器inv1,inv1输出连接开关sws1,开关sws1另一端连接mps1栅极、本文档来自技高网...

【技术保护点】

1.一种带有前台失调消除功能的高速动态比较器,其特征在于,包括集成了预放大器功能模块的改进型动态比较器主模块、输入失调校正模块和校正阶段时钟产生模块;

2.根据权利要求1所述的一种带有前台失调消除功能的高速动态比较器,其特征在于:所述改进型动态比较器主模块包括锁存级、预放大级和偏置电路;

3.根据权利要求2所述的一种带有前台失调消除功能的高速动态比较器,其特征在于:改进型动态比较器主模块中的比较器第一级包括输入对管MN1、MN2,MNa1管、MNa2管、MNb1管、MNb2管、MP1管、MP2管、MP3管、MP4管、MP5管、MP6管;

4.根据权利要求3所述的一种带有前台失调消除功能的高速动态比较器,其特征在于:改进型动态比较器主模块中的比较器第二级包括首尾相连的反相器MN5、MN6、MP7、MP8,受第一级电压控制的电流源MN3、MN4,和复位及工作时钟MP9;

5.根据权利要求1或2所述的一种带有前台失调消除功能的高速动态比较器,其特征在于:所述输入失调校正模块包括输出信号控制的电荷泵、电压控制的可变电容器、反相器和开关;p>

6.根据权利要求5所述的一种带有前台失调消除功能的高速动态比较器,其特征在于:输入失调校正模块包括MOS开关SW1至SW8、电流源管MPA、MNA,充放电电容CH1、CH2,复位管MNC、MNB,单位增益缓冲器OTA1、OTA2,可变电容器C1、C2,和反相器inv1A、inv1B、inv2A、inv2B;

7.根据权利要求5所述的一种带有前台失调消除功能的高速动态比较器,其特征在于:所述校正阶段时钟产生模块,由比较器的比较结果、外部提供的校准使能信号共同控制;校准使能信号拉高后,校正阶段时钟产生模块正常工作,比较完成时延迟路径关闭,比较器校正阶段的时钟立即拉低,比较器进入复位阶段;复位完成后,比较器输出端均置为0,此时校正阶段时钟产生模块的延迟路径打开,经过一定的延迟后比较器时钟再次拉高。

8.根据权利要求7所述的一种带有前台失调消除功能的高速动态比较器,其特征在于:所述校正阶段时钟产生模块包括反相器inv1、inv2_Delay,与非门nand1、nand2,D触发器DFF1、DFF2,MOS管MNS1、MNS2、MPS1,异或门XOR1,开关SWS1、SMS2、SMS3;

9.根据权利要求8所述的一种带有前台失调消除功能的高速动态比较器,其特征在于:具体校正方法步骤如下:

...

【技术特征摘要】

1.一种带有前台失调消除功能的高速动态比较器,其特征在于,包括集成了预放大器功能模块的改进型动态比较器主模块、输入失调校正模块和校正阶段时钟产生模块;

2.根据权利要求1所述的一种带有前台失调消除功能的高速动态比较器,其特征在于:所述改进型动态比较器主模块包括锁存级、预放大级和偏置电路;

3.根据权利要求2所述的一种带有前台失调消除功能的高速动态比较器,其特征在于:改进型动态比较器主模块中的比较器第一级包括输入对管mn1、mn2,mna1管、mna2管、mnb1管、mnb2管、mp1管、mp2管、mp3管、mp4管、mp5管、mp6管;

4.根据权利要求3所述的一种带有前台失调消除功能的高速动态比较器,其特征在于:改进型动态比较器主模块中的比较器第二级包括首尾相连的反相器mn5、mn6、mp7、mp8,受第一级电压控制的电流源mn3、mn4,和复位及工作时钟mp9;

5.根据权利要求1或2所述的一种带有前台失调消除功能的高速动态比较器,其特征在于:所述输入失调校正模块包括输出信号控制的电荷泵、电压控制的可变电容器、反相器和开关;

6.根据权利要求5所述的一种带有前台失调消除功能的高速动态比较器...

【专利技术属性】
技术研发人员:江先阳高亮
申请(专利权)人:杭州图科智能信息科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1