System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种核线程管道电子转移计算系统集成芯片技术方案_技高网

一种核线程管道电子转移计算系统集成芯片技术方案

技术编号:41093909 阅读:6 留言:0更新日期:2024-04-25 13:53
本发明专利技术公开了一种核线程管道电子转移计算系统集成芯片,包括一个基于FPGA的片上系统,其中,所述片上系统为具有RISC‑V_FPGA资源的片上系统,使用28nm、14nm及14nm以下工艺构建管道长配置,包括多个DSP来进行运算处理,并行运行多个管道,以便更快地训练和计算人工智能模型。本发明专利技术提供的核线程管道电子转移计算系统集成芯片,具有即时时序大数据人工智能每秒浮点运算10<supgt;6</supgt;万亿次以上(10<supgt;6</supgt;TFLOPS以上)的算力。

【技术实现步骤摘要】

本专利技术涉及一种处理单元系统集成芯片,尤其涉及一种核线程管道电子转移计算系统集成芯片,具有即时时序大数据人工智能每秒浮点运算106万亿次(106tflops)算力。


技术介绍

1、高性能计算是当今增长最快的
,广泛应用在金融、医学成像、生物科学、军事以及其他许多行业中。过去人们使用定制硬件加速常见的计算任务,然而对于大数据人工智能的爆炸式增长需求又要求这些定制的硬件可以被重新编程来执行新类型的计算任务。传统的cpu、gpu属于冯·诺依曼结构,指令译码执行、共享内存;而risc-v_fpga是一种硬件可重构的体系结构,无指令、无需共享内存,可以在芯片上实现大规模集成,提供强大的计算能力和足够的灵活性。

2、在大数据人工智能时序数据的机器学习过程中,会频繁遇到小数,所以高速、准确的浮点运算是绝对必要的。浮点是一种数字表示,现实生活中我们见到的任何一个数都可以表示成一系列数字(或位)。使用浮点运算才能使时序数据在机器学习的过程中得到更准确的结果。浮点运算需要更多的处理器逻辑,因此需要大规模的系统集成芯片,实现最大化的tflops(每秒浮点运算多少万亿次)。

3、协处理器是用于补充主处理器的计算机处理器,承担各种计算密集型操作。协处理器通常用于执行浮点运算、信号处理、字符串处理、加密或与外部设备的i/o接口。所有的高性能计算都需要协处理器来提供生产力、性能和能耗优势。好的risc-v_fpga不仅需要内置数字信号处理(dsp)功能,还需要内置浮点硬件,这样可以省略在risc-v_fpga加速服务器上运行程序之前将程序从浮点格式转换为整数格式这一步骤。这种能力对于大数据人工智能算法、数据库和金融市场加速、军事和信号处理应用都有巨大的好处。


技术实现思路

1、本专利技术所要解决的技术问题是提供一种时序大数据人工智能核线程管道电子转移计算系统集成芯片,是一个具有risc-v_fpga资源的片上系统,使用28nm、14nm及14nm以下工艺构建管道长配置,其中包括大量dsp来进行运算处理,可以并行运行更多的管道,从而更快地训练和计算人工智能模型。

2、本专利技术提供的一种核线程管道电子转移计算系统集成芯片,包括一个基于fpga的片上系统,其中,所述片上系统为具有risc-v_fpga资源的片上系统,使用28nm、14nm及14nm以下工艺构建管道长配置,包括多个dsp来进行运算处理,并行运行多个管道,以便更快地训练和计算人工智能模型。

3、进一步地,所述人工智能模型为费米-狄拉克概率分布函数模型,对离散事件利用费米-狄拉克概率分布对残差建立模型,费米-狄拉克分布的核线程管道算法如下:

4、在空间流形上的限制条件,求单位对数似然函数的最小值:

5、

6、λ是归一化系数,ρ是定义在数据结构集δ上的函数;

7、模型和信号流形空间可以表示为:

8、

9、

10、其中f(x|θ,α)=θμδμ(x-αδ)+o(…)

11、记令p为y对应的概率,为对应的概率,θμ行矢量为黎曼几何矢量的上标,δμ列矢量为黎曼几何矢量的下标;

12、梯度向量和海森矩阵分别为:

13、

14、

15、非线性优化问题的迭代解为:

16、

17、

18、进一步地,所述人工智能模型为波色-爱因斯坦概率分布函数模型,对连续变量的值预测利用波色-爱因斯坦概率分布对残差建立模型,波色-爱因斯坦分布的核线程管道算法如下:

19、在空间流形上的限制条件,求单位对数似然函数的最小值:

20、

21、λ是归一化系数,ρ是定义在数据结构集δ上的函数;

22、模型和信号流形空间可以表示为:

23、

24、

25、其中f(x|θ,α)=θμδμ(x-αδ)+o(…)

26、记令p为y对应的模型预测值,为对应的模型预测值,θμ行矢量为黎曼几何矢量的上标,δμ列矢量为黎曼几何矢量的下标;

27、梯度向量和海森矩阵分别为:

28、

29、

30、非线性优化问题的迭代解为:

31、

32、

33、进一步地,所述人工智能模型为深度神经网络机器学习模型,深度神经网络机器学习作为核线程管道算法的一部分,包括:

34、(1)在小尺度层面使用深度学习算法;

35、(2)数据分成n个部分,每个部分的深度学习算法的数学框架如下:

36、设从数据中随机抽取的小批量样本集为:

37、{(xi,yi),i=1,…,m}

38、定义样本集的经验风险函数为:

39、

40、其中θ=[θ1,θ2,…,θp]t为参数向量。

41、令梯度向量为:

42、g=[g1,g2,…,gp]t

43、其中k=1,2,…,p

44、设第iter+1次迭代的累积平方梯度向量为:

45、

46、其中

47、则第iter+1次迭代的解为:

48、

49、其中

50、其中δ是大于0的常数,∈为学习率,ρ为衰减率;

51、(3)数据分为开发数据和样本内数据,通过在样本内数据上使用提前终止技术,防止过拟合。

52、进一步地,所述risc-v_fpga是一个具有可编程连接的门、寄存器和网线的互连网络,包括如下可重构部分:可编程查询表、可重构逻辑块、ram内存块、数字信号处理块、内部路由资源和非阻塞交叉资源;所述可重构逻辑块由可编程查找表与一个寄存器相结合形成,该寄存器捕获并暂时保存逻辑功能的输出;所述数字信号处理器包含乘法器、加法器和累加器。

53、进一步地,每个需要处理所有数据行的代码段对于数据的读取和处理都在risc-v_fpga中以流水线管道结构的形式实现,在管道过程中设有多个操作块,并通过时钟信号的上升沿触发数据元素移动到管道的下一动作块,完成提取、保持、计算或存储步骤。

54、进一步地,使用如下的开发工具转换在risc-v_fpga中运行的c++代码:(1)使用要在risc-v_fpga中实现的代码创建一个c文件;(2)创建测试标准c文件;(3)测试标准文件包含调用和执行要实现的文件中的代码;(4)一切按预期完成编译后,创建rtl代码,然后运行c/rtl协同仿真以确保rtl返回与c代码相同的结果。

55、进一步地,采用tilelink协议作为缓存一致性总线协议,遵循有向无环图拓扑,支持基于tl-ul、tl-uh、tl-c三个一致性级别的操作,在片上系统中用于连接加速器、基于risc-v_fpga的处理块、通用多处理器、协处理器和dma引擎。

56、进一步地,用作以太网交本文档来自技高网...

【技术保护点】

1.一种核线程管道电子转移计算系统集成芯片,包括一个基于FPGA的片上系统,其特征在于,所述片上系统为具有RISC-V_FPGA资源的片上系统,使用28nm、14nm及14nm以下工艺构建管道长配置,包括多个DSP来进行运算处理,并行运行多个管道,以便更快地训练和计算人工智能模型。

2.如权利要求1所述的核线程管道电子转移计算系统集成芯片,其特征在于,所述人工智能模型为费米-狄拉克概率分布函数模型,对离散事件利用费米-狄拉克概率分布对残差建立模型,费米-狄拉克分布的核线程管道算法如下:

3.如权利要求1所述的核线程管道电子转移计算系统集成芯片,其特征在于,所述人工智能模型为波色-爱因斯坦概率分布函数模型,对连续变量的值预测利用波色-爱因斯坦概率分布对残差建立模型,波色-爱因斯坦分布的核线程管道算法如下:

4.如权利要求1所述的核线程管道电子转移计算系统集成芯片,其特征在于,所述人工智能模型为深度神经网络机器学习模型,深度神经网络机器学习作为核线程管道算法的一部分,包括:

5.如权利要求1所述的核线程管道电子转移计算系统集成芯片,其特征在于,所述RISC-V_FPGA是一个具有可编程连接的门、寄存器和网线的互连网络,包括如下可重构部分:可编程查询表、可重构逻辑块、RAM内存块、数字信号处理块、内部路由资源和非阻塞交叉资源;所述可重构逻辑块由可编程查找表与一个寄存器相结合形成,该寄存器捕获并暂时保存逻辑功能的输出;所述数字信号处理器包含乘法器、加法器和累加器。

6.如权利要求5所述的核线程管道电子转移计算系统集成芯片,其特征在于,每个需要处理所有数据行的代码段对于数据的读取和处理都在RISC-V_FPGA中以流水线管道结构的形式实现,在管道过程中设有多个操作块,并通过时钟信号的上升沿触发数据元素移动到管道的下一动作块,完成提取、保持、计算或存储步骤。

7.如权利要求1所述的核线程管道电子转移计算系统集成芯片,其特征在于,使用如下的开发工具转换在RISC-V_FPGA中运行的C++代码:(1)使用要在RISC-V_FPGA中实现的代码创建一个C文件;(2)创建测试标准C文件;(3)测试标准文件包含调用和执行要实现的文件中的代码;(4)一切按预期完成编译后,创建RTL代码,然后运行C/RTL协同仿真以确保RTL返回与C代码相同的结果。

8.如权利要求1所述的核线程管道电子转移计算系统集成芯片,其特征在于,采用TileLink协议作为缓存一致性总线协议,遵循有向无环图拓扑,支持基于TL-UL、TL-UH、TL-C三个一致性级别的操作,在片上系统中用于连接加速器、基于RISC-V_FPGA的处理块、通用多处理器、协处理器和DMA引擎。

9.如权利要求1所述的核线程管道电子转移计算系统集成芯片,其特征在于,用作以太网交换机的可编程性系统集成芯片,并采用OmniXtend协议使处理器的缓存、内存控制器、RISC-V_FPGA块和加速器直接在与以太网兼容的结构上交换一致性消息。

10.如权利要求1所述的核线程管道电子转移计算系统集成芯片,其特征在于,还包括配置多个预警传感器,对每个预警传感器采用一个散列进行处理,多个散列通过并行管道进行实时分析,给出即时流动回应,实现多目标评分级别。

...

【技术特征摘要】

1.一种核线程管道电子转移计算系统集成芯片,包括一个基于fpga的片上系统,其特征在于,所述片上系统为具有risc-v_fpga资源的片上系统,使用28nm、14nm及14nm以下工艺构建管道长配置,包括多个dsp来进行运算处理,并行运行多个管道,以便更快地训练和计算人工智能模型。

2.如权利要求1所述的核线程管道电子转移计算系统集成芯片,其特征在于,所述人工智能模型为费米-狄拉克概率分布函数模型,对离散事件利用费米-狄拉克概率分布对残差建立模型,费米-狄拉克分布的核线程管道算法如下:

3.如权利要求1所述的核线程管道电子转移计算系统集成芯片,其特征在于,所述人工智能模型为波色-爱因斯坦概率分布函数模型,对连续变量的值预测利用波色-爱因斯坦概率分布对残差建立模型,波色-爱因斯坦分布的核线程管道算法如下:

4.如权利要求1所述的核线程管道电子转移计算系统集成芯片,其特征在于,所述人工智能模型为深度神经网络机器学习模型,深度神经网络机器学习作为核线程管道算法的一部分,包括:

5.如权利要求1所述的核线程管道电子转移计算系统集成芯片,其特征在于,所述risc-v_fpga是一个具有可编程连接的门、寄存器和网线的互连网络,包括如下可重构部分:可编程查询表、可重构逻辑块、ram内存块、数字信号处理块、内部路由资源和非阻塞交叉资源;所述可重构逻辑块由可编程查找表与一个寄存器相结合形成,该寄存器捕获并暂时保存逻辑功能的输出;所述数字信号处理器包含乘法器、加法器和累加器。

6.如权利要求5所述的核线程管道电子转移计算系统集成芯片,其特征在于,每个...

【专利技术属性】
技术研发人员:蔡卓然谢志峰单洪泷
申请(专利权)人:上海大象张量纳米科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1