【技术实现步骤摘要】
本专利技术涉及芯片系统顶层例化，特别涉及一种芯片系统顶层例化方法、装置、电子设备、存储介质。
技术介绍
1、芯片系统顶层例化是设计芯片的重要环节，其例化过程需要每个模块的端口进行信号连接，目前大部分的顶层例化方法还是采用传统的人工手动连接方法，将会消耗大量的人力，同时出错率也非常高，需要去检查或复现错误，会造成一大部分的人力和时间浪费，同时也会拖延芯片集成项目的计划进度；或者采用脚本和信号信息配置的方式来进行顶层例化，需要对顶层例化的关系要有一定深度的掌握，同时也需要消耗较长时间来完成信息的配置，对于出错率和准确率也无法保障。
技术实现思路
1、本专利技术旨在至少解决现有技术中存在的技术问题之一。为此，本专利技术提出一种芯片系统顶层例化方法、装置、电子设备、存储介质，能够简化芯片顶层例化的步骤，同时提高配置准确率。
2、第一方面，本专利技术实施例提供了一种芯片系统顶层例化方法方法，包括：
3、响应于在子模块配置界面中的文件导入操作，得到芯片子模块文件；
4、通过预设的解析库对芯片子模块文件进行解析，得到解析数据；
5、通过预设的ui库对所述解析数据进行配置操作，在所述子模块配置界面上生成对应的子模块图形；
6、响应于对所述子模块图形的目标端口的连线操作，生成目标端口连线，将所述目标端口连线的信息存储到连接数据结构中；
7、通过预设的数据处理代码将所述解析数据和所述连接数据结构进行数据整合，得到芯片系统顶层的目标
8、在本专利技术的一些实施例中，所述响应于在子模块配置界面中的文件导入操作，得到芯片子模块文件，包括：
9、在子模块配置界面上分别导入预设的目标配置文件、全局宏定义文件和目标子模块代码文件，其中，所述芯片子模块文件包括所述目标配置文件、所述目标全局宏定义文件和所述目标子模块代码文件。
10、在本专利技术的一些实施例中，所述目标端口包括总线端口和模块端口，所述目标端口连线包括总线端口连线和模块端口连线，所述响应于对所述子模块图形的目标端口的连线操作，生成目标端口连线，将所述目标端口连线的信息存储到连接数据结构中，包括：
11、响应于在所述子模块配置界面上对自动连接构件的点击操作，根据预设的总线连接规则，在不同的所述子模块图形的总线端口之间生成对应的总线端口连线；
12、响应于对任意一个所述子模块图形的模块端口的点击操作，并响应于对另一个所述子模块图形的模块端口的释放操作，生成模块端口连线；
13、获取所述总线端口连线的信息和所述模块端口连线的信息，存储到所述连接数据结构。
14、在本专利技术的一些实施例中，所述通过预设的解析库对芯片子模块文件进行解析，得到解析数据，包括：
15、获取所述目标配置文件中的总线标记字符；
16、将所述总线标记字符和所述目标子模块代码文件进行匹配，判断所述子模块代码文件中是否存在与所述总线标记字符相同的字符，如果存在，则将所述字符确定为代码总线标记，如果不存在，则在所述子模块配置界面上显示告警窗口。
17、在本专利技术的一些实施例中，所述芯片子模块文件中包括目标配置文件，所述响应于对任意一个所述子模块图形的模块端口的点击操作，并响应于对另一个所述子模块图形的模块端口的释放操作，生成模块端口连线，包括：
18、响应于对任意一个所述子模块图形的模块端口的点击操作，并响应于在所述子模块配置界面中对另一个所述子模块图形的模块端口的释放操作，得到两个所述模块端口之间的连线信息；
19、将所述连线信息与所述目标配置文件中预设的连接线方向进行比较，当所述连线信息中的点击端与所述连接线方向中的输入端相同，并且所述连线信息中的释放端与所述连接线方向中的输出端相同，则生成所述模块端口连线；
20、当所述连线信息中的点击端与所述连接线方向中的输入端不相同，和/或所述连线信息中的释放端与所述连接线方向中的输出端不相同，则在所述子模块配置界面上显示告警窗口。
21、在本专利技术的一些实施例中，所述响应于对所述子模块图形的目标端口的连线操作，生成目标端口连线，将所述目标端口连线的信息存储到连接数据结构中，包括：
22、获取所述目标端口连线对应的两个所述模块端口的位宽，并对两个所述模块端口的所述位宽进行比较；
23、当两个所述模块端口对应的所述位宽的位数不一致，则在所述子模块配置界面上显示位宽配置窗口，所述位宽配置窗口中包括位宽匹配方式；
24、响应于对所述位宽匹配方式中拼接或截位的选择操作，将所述目标端口连线对应的两个所述位宽设置成相同位数。
25、在本专利技术的一些实施例中，所述通过预设的ui库对所述解析数据进行配置操作，在所述子模块配置界面上生成对应的子模块图形后，还包括：
26、响应于对所述子模块图形的点击操作，显示所述子模块图形对应的属性窗口；
27、响应于在所述属性窗口中的文本输入操作，对所述子模块图形的端口连接信息和状态信息进行修改。
28、第二方面，本专利技术实施例提供了一种芯片系统顶层例化装置，包括少一个控制处理器和用于与所述至少一个控制处理器通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行如上述第一方面所述的芯片系统顶层例化方法。
29、第三方面，本专利技术实施例提供了一种电子设备，包括有如上述第二方面所述的···装置。
30、第四方面，本专利技术实施例提供了一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行如上述第一方面所述的芯片系统顶层例化方法。
31、根据本专利技术实施例的芯片系统顶层例化方法，至少具有如下有益效果：响应于在子模块配置界面中的文件导入操作，得到芯片子模块文件，从而引入用户定义的相关的子模块信息；通过预设的解析库对芯片子模块文件进行解析，得到解析数据；通过预设的ui库对所述解析数据进行配置操作，在所述子模块配置界面上生成对应的子模块图形，实现了对子模块的可视化；响应于对所述子模块图形的目标端口的连线操作，生成目标端口连线，将所述目标端口连线的信息存储到连接数据结构中；通过预设的数据处理代码将所述解析数据和所述连接数据结构进行数据整合，得到芯片系统顶层的目标代码文件。将子模块的端口连接集成过程进行可视化，比起传统中人工连接，大大的缩短了顶层代码集成的工作量，比起脚本配置的例化过程中看不到端口之间信号连接状态的正确与否，本申请通过可视化提高了集成代码的准确率。
本文档来自技高网...【技术保护点】
1.一种芯片系统顶层例化方法，其特征在于，包括：
2.根据权利要求1所述的芯片系统顶层例化方法，其特征在于，所述响应于在子模块配置界面中的文件导入操作，得到芯片子模块文件，包括：
3.根据权利要求1所述的芯片系统顶层例化方法，其特征在于，所述目标端口包括总线端口和模块端口，所述目标端口连线包括总线端口连线和模块端口连线，所述响应于对所述子模块图形的目标端口的连线操作，生成目标端口连线，将所述目标端口连线的信息存储到连接数据结构中，包括：
4.根据权利要求2所述的芯片系统顶层例化方法，其特征在于，所述通过预设的解析库对芯片子模块文件进行解析，得到解析数据，包括：
5.根据权利要求3所述的芯片系统顶层例化方法，其特征在于，所述芯片子模块文件中包括目标配置文件，所述响应于对任意一个所述子模块图形的模块端口的点击操作，并响应于对另一个所述子模块图形的模块端口的释放操作，生成模块端口连线，包括：
6.根据权利要求3所述的芯片系统顶层例化方法，其特征在于，所述响应于对所述子模块图形的目标端口的连线操作，生成目标端口连线，将所述目标端
7.根据权利要求1所述的芯片系统顶层例化方法，其特征在于，所述通过预设的UI库对所述解析数据进行配置操作，在所述子模块配置界面上生成对应的子模块图形后，还包括：
8.一种芯片系统顶层例化装置，其特征在于，包括至少一个控制处理器和用于与所述至少一个控制处理器通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行如权利要求1至7任一项所述的芯片系统顶层例化方法。
9.一种电子设备，其特征在于，包括权利要求8所述的芯片系统顶层例化装置。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求1至7任一项所述的芯片系统顶层例化方法。
...【技术特征摘要】
1.一种芯片系统顶层例化方法，其特征在于，包括：
2.根据权利要求1所述的芯片系统顶层例化方法，其特征在于，所述响应于在子模块配置界面中的文件导入操作，得到芯片子模块文件，包括：
3.根据权利要求1所述的芯片系统顶层例化方法，其特征在于，所述目标端口包括总线端口和模块端口，所述目标端口连线包括总线端口连线和模块端口连线，所述响应于对所述子模块图形的目标端口的连线操作，生成目标端口连线，将所述目标端口连线的信息存储到连接数据结构中，包括：
4.根据权利要求2所述的芯片系统顶层例化方法，其特征在于，所述通过预设的解析库对芯片子模块文件进行解析，得到解析数据，包括：
5.根据权利要求3所述的芯片系统顶层例化方法，其特征在于，所述芯片子模块文件中包括目标配置文件，所述响应于对任意一个所述子模块图形的模块端口的点击操作，并响应于对另一个所述子模块图形的模块端口的释放操作，生成模块端口连线，包括：
6.根据权利要求3所述的芯片系统顶...
【专利技术属性】
技术研发人员：罗发业，
申请(专利权)人：珠海全志科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。