【技术实现步骤摘要】
本专利技术属于雷达系统，具体涉及一种基于fpga的通用性雷达时序实时产生与更新方法。
技术介绍
1、雷达是一种利用电磁波探测目标的电子设备，其基本功能是利用目标对电磁波的散射(衍射)来发现目标，并计算得到目标至雷达的距离、速度、角度，以及高度等信息。随着雷达系统技术的发展，各式各样的雷达系统层出不穷。我们可以按照不同的特征将雷达系统分为连续波雷达，脉冲雷达，相控阵雷达，多普勒雷达以及合成孔径雷达等，不同类型的雷达在不同的应用场景中发挥着重要的作用。雷达系统一般由天线、发射机、接收机、信号处理机、终端显示设备、伺服系统和同步设备等部分组成。其中雷达时序产生模块是各雷达系统中的一个重要组成部分，主要用于产生雷达系统中的各种时序信号，使得雷达系统的各个部分可以工作在统一的时序条件下，以保证雷达系统的正常工作。在早期的雷达系统中，雷达时序产生模块通常由触发脉冲产生器、调制器及预调制器等模拟设备组成。随着数字技术的发展，雷达时序模块也可基于数字电路产生。目前，雷达时序模块往往针对特定的雷达系统进行设计，存在时序模块复用性差的问题，与此同时，在不同雷达工作模式进行频繁且快速切换时，雷达时序模块的时序切换与数据更新存在一定的延迟，可能存在导致雷达系统发生时序紊乱的情况。
技术实现思路
1、本专利技术的目的在于针对脉冲雷达，相控阵雷达等常见雷达系统，为了克服不同雷达系统中，时序模块通用性差，同时在不同雷达工作模式的快速切换下，时序模块时序更新存在一定延迟等问题，提出一种基于fpga的高通用性的实时
2、本专利技术的技术方案为：
3、一种基于fpga的通用性雷达时序实时产生与更新方法，包括以下步骤：
4、s1、根据雷达的工作模式，构建雷达工作模式表，工作模式表至少包括cpi、pri、脉冲宽度、数据采集窗口宽度和延时等时序参数；
5、s2、基于fpga构建基准时序模块，用于在雷达工作时，在每个cpi获取实时工作模式参数，并通过对参数的解析，得到与雷达时序相关的参数，进而产生基准时序脉冲；
6、s3、雷达系统中各工作模块，基于基准时序脉冲与信号脉冲宽度、采集窗长度、延时参数生成对应的控制脉冲；
7、s4、雷达系统切换工作模式时，基准时序模块同步进行切换并生成新的对应的基准时序脉冲，实现雷达系统中各工作模块控制脉冲的同步实时更新。
8、进一步的，所述基准时序模块包括数据解码单元、时序状态机和时序计数器，其中数据解码单元用于对工作模式表进行解析，得到雷达时序参数后发送给时序状态机；时序状态机用于根据雷达时序参数对时序计数器进行清零或累加操作得到基准时序脉冲。
9、进一步的，设定时序状态机包括第一时序状态单元和第二时序状态单元，所述基准时序模块的具体工作方法为：从雷达系统初次获取工作模式表后，在第一个cpi，对所有的时序参数进行赋值，并对所有的时序计数器进行清零，定义两组不同的参数分别为第一组cpi周期参数、第一组pri周期参数、第一组脉冲宽度参数、第一组驻留数参数和第二组cpi周期参数、第二组pri周期参数、第二组脉冲宽度参数、第二组驻留数参数；同时定义时序计数器包括第一组cpi周期计数器、第二组cpi周期计数器、pri周期计数器、驻留数计数器；
10、进入第一时序状态单元，第一组时序参数在第一时序状态单元中生效，pri周期计数器进行累加；基于第一组脉冲宽度参数产生pri基准时序脉冲，当pri周期计数器累加到等于第一组pri周期参数时，驻留数计数器加1，pri周期计数器清零并继续累加，直到驻留数计数器等于第一组驻留数参数后停止累加并保持当前数值；与此同时，第一组cpi周期计数器在第一时序状态单元中也进行累加，产生cpi基准脉冲，直到第一组cpi周期计数器累加到等于第一组cpi周期数时，停止累加，并将时序状态机的状态由第一时序状态单元切换到第二时序状态单元，此时所有第二组时序参数生效，pri周期计数器与第二组cpi计数器如第一时序状态单元中所描述的那样进行累加计数，产生下一个pri与cpi基准时序脉冲；
11、除了第一个cpi，所有时序参数都被赋值，所有时序计数器都被清零外，在后续的cpi中，所有第一组的时序参数均在第二时序状态单元进行赋值，第一组的计数器均在第二时序状态单元中进行清零，在第一时序状态单元中生效；所有第二组的时序参数均在第一时序状态单元中进行赋值，第二组的计数器均在第一时序状态单元中进行清零，在第二时序状态单元中生效。
12、本专利技术的有益效果为，本专利技术具体包括根据不同雷达系统建立雷达工作模式表，每个cpi实时更新雷达工作模式参数，当雷达工作模式参数更新后，由基准时序模块中的时序状态机对时序产生计数器进行实时的切换与控制。从而可以实时的产生雷达系统所需要的时序脉冲并可实时更新。本专利技术克服了传统雷达时序模块通用性差的缺点，只需针对不同雷达系统设计不同的工作模式表，即可完成不同工作模式下的时序脉冲产生，而不用更新时序模块fpga程序。与此同时，本专利技术通过时序状态的乒乓切换，可以实现不同工作模式下的时序实时切换，从而提高了雷达系统工作的稳定性。
本文档来自技高网...【技术保护点】
1.一种基于FPGA的通用性雷达时序实时产生与更新方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种基于FPGA的通用性雷达时序实时产生与更新方法，其特征在于，所述基准时序模块包括数据解码单元、时序状态机和时序计数器，其中数据解码单元用于对工作模式表进行解析，得到雷达时序参数后发送给时序状态机；时序状态机用于根据雷达时序参数对时序计数器进行清零或累加操作得到基准时序脉冲。
3.根据权利要求2所述的一种基于FPGA的通用性雷达时序实时产生与更新方法，其特征在于，设定时序状态机包括第一时序状态单元和第二时序状态单元，所述基准时序模块的具体工作方法为：从雷达系统初次获取工作模式表后，在第一个CPI，对所有的时序参数进行赋值，并对所有的时序计数器进行清零，定义两组不同的参数分别为第一组CPI周期参数、第一组PRI周期参数、第一组脉冲宽度参数、第一组驻留数参数和第二组CPI周期参数、第二组PRI周期参数、第二组脉冲宽度参数、第二组驻留数参数；同时定义时序计数器包括第一组CPI周期计数器、第二组CPI周期计数器、PRI周期计数器、驻留数计数器；
【技术特征摘要】
1.一种基于fpga的通用性雷达时序实时产生与更新方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种基于fpga的通用性雷达时序实时产生与更新方法，其特征在于，所述基准时序模块包括数据解码单元、时序状态机和时序计数器，其中数据解码单元用于对工作模式表进行解析，得到雷达时序参数后发送给时序状态机；时序状态机用于根据雷达时序参数对时序计数器进行清零或累加操作得到基准时序脉冲。
3.根据权利要求2所述的一种基于fpga的通用性雷达时序实时产生与更新方法，其特...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。