System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术是关于半导体元件、半导体封装件及其制造方法,特别是关于一种应用在三维堆叠封装的半导体元件、半导体封装件及其制造方法。
技术介绍
1、目前硅穿孔(through silicon via,tsv)制程主要应用在动态随机存取存储器(dram)和互补金属氧化物半导体(cmos)的堆叠封装,可使封装体积缩小。其制程主要分成前段(feol)、后段(beol)、封装(osat),前段负责在在硅晶圆蚀刻通孔并进行镀铜,以形成硅穿孔,后段则是进行研磨并镀上锡球,而封装则负责测试及焊锡封装。
2、然而,现在应用端需求的集成电路(integrated circuit,ic)尺寸设计已到3纳米,并准备突破到2纳米。因此,对于可用的面积要求也要提升。
3、因此,有必要提供一种高集成化的半导体元件、半导体封装件及其制造方法,以解决习用技术所存在的问题。
技术实现思路
1、有鉴于此,本专利技术提供半导体元件、半导体封装件及其制造方法,本专利技术之一目的在于提供一种高集成化的半导体元件、半导体封装件及其制造方法,其可以节省面积进而方便封装又或者是增加晶体管设计加快运算速度皆可实现。
2、本专利技术又一目的在于提供一种高集成化的半导体元件、半导体封装件及其制造方法,其可以增加晶体管设计的数量,进而加快运算速度。
3、为达上述之目的,本专利技术提供一种半导体元件的制造方法,包含以下步骤:(a)提供一晶圆,所述晶圆包含:一主动面及一背面,所述背面相对于所述主动面
4、在本专利技术一实施例中,所述多个导电柱整体设置在所述切割道区域中而未设置在所述半导体元件区域。
5、在本专利技术一实施例中,所述步骤(a)还包含:对所述晶圆进行激光钻孔,以移除部分的所述晶圆的材料,以形成多个通孔,其中所述多个通孔未贯穿至所述晶圆的所述背面;及将一导电材料填充至所述多个通孔中,以形成所述多个导电柱。
6、在本专利技术一实施例中,所述半导体元件区域具有一金属层延伸至所述切割道区域,其中当对所述晶圆进行激光钻孔时,激光同时移除部分的所述金属层,使得当所述导电材料填充至所述多个通孔中时,所述多个导电柱与所述金属层形成电性连接。
7、在本专利技术一实施例中,所述步骤(a)还包含:将多个第一导电元件设置于所述多个导电柱上。
8、在本专利技术一实施例中,所述步骤(a)后还包含:设置一保护膜于所述晶圆上并包覆所述多个第一导电元件。
9、在本专利技术一实施例中,所述步骤(c)还包含:将多个第二导电元件设置于经由研磨而从所述晶圆的所述背面暴露出的所述多个导电柱上。
10、在本专利技术一实施例中,所述步骤(d)还包含:移除所述保护膜,使得所述晶圆经由所述切割道区域中被切除的所述晶圆部分分离成所述多个半导体芯片。
11、在本专利技术一实施例中,所述切割道区域的宽度为40微米至60微米,所述刀具的宽度为20微米至40微米。
12、本专利技术还一种用于如上所述的半导体元件的制造方法的晶圆,其中所述晶圆包含:一主动面及一背面,所述背面相对于所述主动面设置;一半导体元件区域及一切割道区域,所述切割道区域具有多个导电柱,且所述多个导电柱电性连接至所述半导体元件区域中的半导体元件,其中所述多个导电柱未贯穿至所述晶圆的所述背面。
13、本专利技术又一种半导体封装件,其特征在于,所述半导体封装件包含:
14、一基板,其中所述基板设置有一控制器芯片及至少一个无源器件,且所述基板具有多个连接垫;
15、通过如上所述的半导体元件的制造方法制造的一第一半导体芯片堆叠于所述基板上,其中所述第一半导体芯片通过位于所述第一半导体芯片侧面的所述多个导电柱电性连接至所述多个连接垫;及
16、通过如上所述的半导体元件的制造方法制造的一第二半导体芯片堆叠于所述第一半导体芯片上,其中所述第二半导体芯片通过位于所述第二半导体芯片侧面的所述多个导电柱电性连接至位于所述第一半导体芯片侧面的所述多个导电柱。
17、在集成化的要求下,在芯片上设计10微米孔径的硅穿孔对于dram来说是非常大,如果需要设计的输入输出端子(i/o)数量多时更是极占空间。本专利技术的设计为在切割道设计硅穿孔,可缩小芯片尺寸进而节省空间,且在后段(即封装厂端)就可以完成。本专利技术通过在切割道为40至60微米的情况下,在切割道的两端可以各设置直径例如为约10微米的硅穿孔结构,两端总和的孔径共约20微米。除硅穿孔外,还保留有20至40微米的空间可供切割使用,对于切割来说仍保留有足够的空间进行切割。本专利技术将硅穿孔结构的位置移到切割道上可以节省面积,进而便于封装,又或者可以增加晶体管的设计数量,进而加快电子装置的运算速度。举例来说,以i/o为100个为例,其所占面积约为0.1平方毫米,以5纳米的中国台湾台积电公司的制程来说,本专利技术的设计的可以使得晶体管的数量多增加15,000,000个晶体管,或是可以降低芯片的尺寸。
18、为让本专利技术的上述内容能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下:
本文档来自技高网...【技术保护点】
1.一种半导体元件的制造方法,其特征在于,所述制造方法包含以下步骤:
2.如权利要求1所述的半导体元件的制造方法,其特征在于,所述多个导电柱整体设置在所述切割道区域中而未设置在所述半导体元件区域。
3.如权利要求1所述的半导体元件的制造方法,其特征在于,步骤(a)还包含:对所述晶圆进行激光钻孔,以移除部分的所述晶圆的材料,以形成多个通孔,其特征在于,所述多个通孔未贯穿至所述晶圆的所述背面;及
4.如权利要求3所述的半导体元件的制造方法,其特征在于,所述半导体元件区域具有一金属层延伸至所述切割道区域,其特征在于,当对所述晶圆进行激光钻孔时,激光同时移除部分的所述金属层,使得当所述导电材料填充至所述多个通孔中时,所述多个导电柱与所述金属层形成电性连接。
5.如权利要求1所述的半导体元件的制造方法,其特征在于,步骤(a)还包含:将多个第一导电元件设置于所述多个导电柱上。
6.如权利要求5所述的半导体元件的制造方法,其特征在于,步骤(a)后还包含:设置一保护膜于所述晶圆上并包覆所述多个第一导电元件。
7.如权利要求6
8.如权利要求7所述的半导体元件的制造方法,其特征在于,步骤(d)还包含:移除所述保护膜,使得所述晶圆经由所述切割道区域中被切除的所述晶圆的部分分离成所述多个半导体芯片。
9.如权利要求1所述的半导体元件的制造方法,其特征在于,所述切割道区域的宽度为40微米至60微米,所述刀具的宽度为20微米至40微米。
10.一种半导体封装件,其特征在于,所述半导体封装件包含:
...【技术特征摘要】
1.一种半导体元件的制造方法,其特征在于,所述制造方法包含以下步骤:
2.如权利要求1所述的半导体元件的制造方法,其特征在于,所述多个导电柱整体设置在所述切割道区域中而未设置在所述半导体元件区域。
3.如权利要求1所述的半导体元件的制造方法,其特征在于,步骤(a)还包含:对所述晶圆进行激光钻孔,以移除部分的所述晶圆的材料,以形成多个通孔,其特征在于,所述多个通孔未贯穿至所述晶圆的所述背面;及
4.如权利要求3所述的半导体元件的制造方法,其特征在于,所述半导体元件区域具有一金属层延伸至所述切割道区域,其特征在于,当对所述晶圆进行激光钻孔时,激光同时移除部分的所述金属层,使得当所述导电材料填充至所述多个通孔中时,所述多个导电柱与所述金属层形成电性连接。
5.如权利要求1所述的半导体元件的制造方法,其特征在于,步骤(...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。