当前位置: 首页 > 专利查询>潘高锋专利>正文

一种适用于高速应用的新型电流模式逻辑锁存器制造技术

技术编号:41016007 阅读:2 留言:0更新日期:2024-04-18 21:59
本技术公开了一种适用于高速应用的新型电流模式逻辑锁存器,包括:两个负载元件,分别连接于电源电压和节点x、电源电压和节点y之间;第一晶体管,连接于电源电压和节点P之间;第二晶体管,连接于电源电压和节点R之间;第三晶体管,连接于节点x和节点P之间;第四晶体管,连接于节点y和节点P之间;第五晶体管,连接于节点x、节点y和节点R之间;第六晶体管,连接于节点x、节点y和节点R之间;第七晶体管,其漏极连接于节点T,源极接地,栅极用于接收反向时钟信号;第八晶体管,漏极连接于节点X,源极接地,栅极用于接收时钟信号。本技术具有更小的PDP延迟和平均D‑Q延迟,适用于高速的应用场景。

【技术实现步骤摘要】

本技术属于电流型cmos电路领域,尤其是涉及一种适用于高速应用的新型电流模式逻辑锁存器


技术介绍

1、cmos逻辑电路是目前最为通用和流行的一种结构。相对于其他逻辑系列,它的工艺集成度高,性能稳定,静态功耗较低,也是目前学者研究最多的一种逻辑电路。但随着半导体技术的不断进步,工艺制程的不断缩小,工艺尺寸进入深亚微米乃至更小的阶段。在该阶段中,cmos高速性能趋于饱和,反而出现很多附加效应,使得噪声、寄生电容增大,并且静态功耗不断增加。

2、mos电流型逻辑电路(mcml,mos current mode logic)是一种快速、低噪声、低开关功耗的差分逻辑电路,在噪声敏感、高速场合的应用中,常作为静态cmos电路的替代方案,引起了研究者的广泛关注。scotti g等人研究出了一种折叠式cml d锁存器结构,使得电路的堆叠层次增加,能够适应更复杂功能的运用。assaderaghi f等人将常用于存储器中的浮栅结构运用到了mcml电路中,仿真得到的电路能够在极低的电压下运行,为mcml结构的更低功耗应用提供了可能。

3、常见的电流型cmos电路包括:传统电流型d锁存器(图1)和传统电流型三尾d锁存器(图2)。

4、传统电流型d锁存器电路的常见缺点在于:作为时钟控制的差分对m1/m2,与作为实现电路主体功能的m3/m4、m5/m6位于同一电源分支上,当电源电压一定时,这限制了该结构中晶体管的最高堆叠数量,从而限制了电路功能的拓展。

5、传统电流型三尾d锁存器电路,要使m1和m2能够较好的实现电流iss的切换作用,即尽量使电流iss通过m1和m2,m1和m2的晶体管尺寸相对于m3、m4、m5、m6要大很多,一般至少在5倍,但尺寸过大也会导致功耗、寄生电容和设计面积的增大,因此在具体设计中需要综合考量。


技术实现思路

1、本技术提供了一种适用于高速应用的新型电流模式逻辑锁存器,结构更简单、功耗低,具有更小的pdp延迟和平均d-q延迟,适用于高速的应用场景。

2、一种适用于高速应用的新型电流模式逻辑锁存器,包括:

3、两个负载元件rd,分别连接于电源电压vdd和节点x、电源电压vdd和节点y之间;其中,节点x和节点y上的信号分别对应于输出信号q和反向输出信号q-;

4、第一晶体管m1,连接于电源电压vdd和节点p之间;

5、第二晶体管m2,连接于电源电压vdd和节点r之间;

6、第三晶体管m3,连接于节点x和节点p之间;

7、第四晶体管m4,连接于节点y和节点p之间;

8、第五晶体管m5,连接于节点x、节点y和节点r之间;

9、第六晶体管m6,连接于节点x、节点y和节点r之间;

10、第七晶体管m7,其漏极连接于节点r和第二晶体管m2之间的节点t,源极接地,栅极用于接收反向时钟信号ck-;

11、第八晶体管m8,其漏极连接于节点p和第一晶体管m1之间的节点x,源极接地,栅极用于接收时钟信号ck;

12、两个电流源,分别连接于节点p和节点s、节点r和节点s之间,所述的节点s接地。

13、进一步地,所述第一晶体管m1的漏极连接于电源电压vdd,源极连接于节点p,栅极用于接收反向时钟信号ck-;

14、所述第二晶体管m2的漏极连接于电源电压vdd,源极连接于节点t,栅极用于接收时钟信号ck。

15、进一步地,所述第三晶体管m3的漏极连接于节点x,源极连接于节点p,栅极用于接收反向输入信号d-;

16、所述第四晶体管m4的漏极连接于节点y,源极连接于节点p,栅极用于接收输入信号d。

17、进一步地,所述第五晶体管m5的漏极连接于节点x,源极连接于节点r,栅极连接于节点y;

18、所述第六晶体管m6的漏极连接于节点y,源极连接于节点r,栅极连接于节点x。

19、进一步地,所述的两个电流源采用两个带恒定栅极电压的nmos管,用于为电路提供恒定的电流iss。

20、进一步地,第一晶体管m1和第二晶体管m2、第三晶体管m3和第四晶体管m4、第五晶体管m5和第六晶体管m6分别具有相同的纵横比。

21、与现有技术相比,本技术具有以下有益效果:

22、本技术的电路结构,有更小的pdp延迟和平均d-q延迟,适用于高速的应用场景。同时,锁存器结构更简单,功耗更低,更适合于高速和低功耗应用。

本文档来自技高网...

【技术保护点】

1.一种适用于高速应用的新型电流模式逻辑锁存器,其特征在于,包括:

2.根据权利要求1所述的适用于高速应用的新型电流模式逻辑锁存器,其特征在于,所述第一晶体管M1的漏极连接于电源电压VDD,源极连接于节点P,栅极用于接收反向时钟信号CK-;

3.根据权利要求1所述的适用于高速应用的新型电流模式逻辑锁存器,其特征在于,所述第三晶体管M3的漏极连接于节点x,源极连接于节点P,栅极用于接收反向输入信号D-;

4.根据权利要求1所述的适用于高速应用的新型电流模式逻辑锁存器,其特征在于,所述第五晶体管M5的漏极连接于节点x,源极连接于节点R,栅极连接于节点y;

5.根据权利要求1所述的适用于高速应用的新型电流模式逻辑锁存器,其特征在于,所述的两个电流源采用两个带恒定栅极电压的NMOS管,用于为电路提供恒定的电流ISS。

6.根据权利要求1所述的适用于高速应用的新型电流模式逻辑锁存器,其特征在于,第一晶体管M1和第二晶体管M2、第三晶体管M3和第四晶体管M4、第五晶体管M5和第六晶体管M6分别具有相同的纵横比。

【技术特征摘要】

1.一种适用于高速应用的新型电流模式逻辑锁存器,其特征在于,包括:

2.根据权利要求1所述的适用于高速应用的新型电流模式逻辑锁存器,其特征在于,所述第一晶体管m1的漏极连接于电源电压vdd,源极连接于节点p,栅极用于接收反向时钟信号ck-;

3.根据权利要求1所述的适用于高速应用的新型电流模式逻辑锁存器,其特征在于,所述第三晶体管m3的漏极连接于节点x,源极连接于节点p,栅极用于接收反向输入信号d-;

4.根据权利要求1所述的适用于高速应用的新型...

【专利技术属性】
技术研发人员:潘高锋
申请(专利权)人:潘高锋
类型:新型
国别省市:

相关技术
    暂无相关专利
网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1