【技术实现步骤摘要】
本专利技术涉及半导体，具体涉及一种包含不同类型元胞的mosfet器件结构。
技术介绍
1、请参阅图1，功率mosfet(metal-oxide-semiconductor field-effecttransistor，金氧半场效晶体管)器件1通常包括周期性排列的多个元胞101(cell)，在器件总面积一定的情况下，元胞的结构决定了器件的性能。
2、图2示出了目前常见的槽栅(trench)mosfet，其等效电路如图3所示，具有较小的area*rdson，rdson*qg等工作参数，其中s、d、g分别为其源、漏、栅极金属，栅极可以由多晶硅等形成，cgd、cgs、cds分别为其寄生管电容。图4示出了常用屏蔽栅沟槽型mosfet(splitgate trench，sgt mosfet)，其栅极包括控制栅和屏蔽栅，屏蔽栅位于控制栅下方，两者均可以由多晶硅部分组成。相对于与trench mosfet，同样面积的器件，同样的击穿电压下sgtmosfet的rdson更小，而且因为cgd更小，所以开关速度更快；而且由于沟槽内部的场板连接源极，其cds更大；cgs相当。
3、在一些应用场景下，器件总面积是给定的，对mosfet的bvdss，rdson，以及cgs，cgd，cds，以及其比例均会有特定要求。因此存在着trench mosfet和sgtmosfet都无法满足要求的情况，需要一种参数介于sgt和trench mosfet之间的器件。例如，某些应用中，在击穿电压，rdson，cgs等都满足的情况下，使用trench
4、1)使用trench mofset，并修改元胞的结构和工艺参数，但其难度、时间、成本高，且最终器件性能可能也无法满足要求。
5、2)使用sgt，并修改元胞的结构和工艺参数，但同样的，其难度、时间、成本也都很高，最终器件性能也可能无法满足要求。
6、3)使用独立的sgt和trench mosfet元器件组装成相应功能的电路，这种方式不仅成本高，而且由于存在寄生参数，性能不如单个器件。另外，分立的sgt与trench mosfet的vth并不能保证完全一致，也影响了该方案的可行性。
技术实现思路
1、本专利技术的主要目的在于提供一种混合型mosfet器件结构，从而克服现有技术中的不足。
2、为实现前述专利技术目的，本专利技术采用的技术方案包括：
3、本申请的一些实施例提供了一种混合型mosfet器件结构，其包括：
4、具有第一表面和第二表面的衬底，
5、设置在所述衬底的第一表面上的漂移区，
6、形成在所述漂移区内的掺杂层，
7、沿第一方向设置在所述漂移区内的第一元胞和第二元胞，其中所述第一元胞包括第一沟槽栅结构和第一源区，所述第一沟槽栅结构包括第一栅极，所述第二元胞包括第二沟槽栅结构和第二源区，所述第二沟槽栅结构包括第二栅极和第三栅极，所述第二栅极、第三栅极分别用作控制栅、屏蔽栅，所述第一源区和第二源区均形成在所述掺杂层内，所述第一源区至少分布在第一沟槽栅结构两侧，所述第二源区至少分布在第二沟槽栅结构两侧；
8、其中，所述第一方向为与所述衬底的第一表面平行的方向。
9、在一个实施例中，所述第一沟槽栅结构还包括第一沟槽和第一介质层，所述第二沟槽栅结构还包括第二沟槽和第二介质层；其中，所述第一沟槽和第二沟槽沿第一方向间隔设置在漂移区内；所述第一栅极设置在第一沟槽内，且与第一沟槽内壁之间设置有第一介质层；所述第二栅极和第三栅极沿第二方向间隔设置在第二沟槽内，所述第二介质层设置在第二栅极及第三栅极与第二沟槽的内壁之间以及第二栅极与第三栅极之间；所述第二方向垂直于第一方向。
10、在一个实施例中，所述第一沟槽和第二沟槽的槽口均开设在掺杂层表面，槽底沿第二方向穿过掺杂层。
11、在一个实施例中，所述第二栅极、第三栅极沿逐渐接近第二沟槽槽底的方向依次设置。
12、在一个实施例中，所述掺杂层由漂移区表层的局部区域经离子掺杂形成，所述第一源区和第二源区由掺杂层的局部区域经离子掺杂形成。其中，所述第一源区和第二源区的掺杂类型和掺杂浓度均相同，并且所述第一源区和第二源区的厚度相同。
13、在一个实施例中，所述衬底的第二表面上设置有漏极金属。
14、在一个实施例中，所述漂移区上设置有源极金属和栅极金属，其中源极金属分别与第一源区、第二源区电性接触，栅极金属分别与第一栅极、第二栅极电性接触。
15、在一个实施例中，所述第一元胞和第二元胞均为多个，且多个第一元胞和多个第二元胞沿第一方向交替设置。
16、在一个实施例中，所述第二元胞为多个，且多个第二元胞围绕一第一元胞设置。
17、在一个实施例中，所述漂移区、第一源区和第二源区均是第一导电类型的，所述掺杂层是第二导电类型的。
18、其中，所述第一导电类型可以是n型或p型，第二导电类型是p型或n型。
19、在本申请中，所述第一元胞和第二元胞的vth相同。
20、与现有技术相比，本专利技术通过在一个mosfet器件内将sgt元胞和trench元胞混合排列，可以充分利用现有sgt和trench mosfet工艺平台，能够在最小的开发周期下，低成本的获得mosfet器件，并有效提高vth等参数的一致性，优化器件性能。
本文档来自技高网...【技术保护点】
1.一种混合型MOSFET器件结构，其特征在于，包括：
2.根据权利要求1所述的混合型MOSFET器件结构，其特征在于：所述第一元胞和第二元胞的Vth相同。
3.根据权利要求1所述的混合型MOSFET器件结构，其特征在于，所述第一沟槽栅结构还包括第一沟槽和第一介质层，所述第二沟槽栅结构还包括第二沟槽和第二介质层；其中，所述第一沟槽和第二沟槽沿第一方向间隔设置在漂移区内；所述第一栅极设置在第一沟槽内，且与第一沟槽内壁之间设置有第一介质层；所述第二栅极和第三栅极沿第二方向间隔设置在第二沟槽内，所述第二介质层设置在第二栅极及第三栅极与第二沟槽的内壁之间以及第二栅极与第三栅极之间；所述第二方向垂直于第一方向。
4.根据权利要求1所述的混合型MOSFET器件结构，其特征在于：所述第一沟槽和第二沟槽的槽口均开设在掺杂层表面，槽底沿第二方向穿过掺杂层；和/或，所述第二栅极、第三栅极沿逐渐接近第二沟槽槽底的方向依次设置。
5.根据权利要求4所述的混合型MOSFET器件结构，其特征在于：所述第一元胞和第二元胞并联设置；和/或，所述第一元胞、第二元胞分
6.根据权利要求1所述的混合型MOSFET器件结构，其特征在于，所述掺杂层由漂移区表层的局部区域经离子掺杂形成，所述第一源区和第二源区由掺杂层的局部区域经离子掺杂形成，所述第一源区和第二源区的掺杂类型和掺杂浓度均相同，并且所述第一源区和第二源区的厚度相同。
7.根据权利要求1所述的混合型MOSFET器件结构，其特征在于，所述衬底的第二表面上设置有漏极金属；和/或，所述漂移区上设置有源极金属和栅极金属，其中源极金属分别与第一源区、第二源区电性接触，栅极金属分别与第一栅极、第二栅极电性接触。
8.根据权利要求1所述的混合型MOSFET器件结构，其特征在于，所述第一元胞和第二元胞均为多个，且多个第一元胞和多个第二元胞沿第一方向交替设置。
9.根据权利要求1所述的混合型MOSFET器件结构，其特征在于，所述第二元胞为多个，且多个第二元胞围绕一第一元胞设置。
10.根据权利要求1所述的混合型MOSFET器件结构，其特征在于，所述漂移区、第一源区和第二源区均是第一导电类型的，所述掺杂层是第二导电类型的。
...【技术特征摘要】
1.一种混合型mosfet器件结构，其特征在于，包括：
2.根据权利要求1所述的混合型mosfet器件结构，其特征在于：所述第一元胞和第二元胞的vth相同。
3.根据权利要求1所述的混合型mosfet器件结构，其特征在于，所述第一沟槽栅结构还包括第一沟槽和第一介质层，所述第二沟槽栅结构还包括第二沟槽和第二介质层；其中，所述第一沟槽和第二沟槽沿第一方向间隔设置在漂移区内；所述第一栅极设置在第一沟槽内，且与第一沟槽内壁之间设置有第一介质层；所述第二栅极和第三栅极沿第二方向间隔设置在第二沟槽内，所述第二介质层设置在第二栅极及第三栅极与第二沟槽的内壁之间以及第二栅极与第三栅极之间；所述第二方向垂直于第一方向。
4.根据权利要求1所述的混合型mosfet器件结构，其特征在于：所述第一沟槽和第二沟槽的槽口均开设在掺杂层表面，槽底沿第二方向穿过掺杂层；和/或，所述第二栅极、第三栅极沿逐渐接近第二沟槽槽底的方向依次设置。
5.根据权利要求4所述的混合型mosfet器件结构，其特征在于：所述第一元胞和第二元胞并联设置；和/或，所述第一元胞、第二元胞分别为trench mosfet元胞、sgt mosfet元胞，并且所述混...
【专利技术属性】
技术研发人员：熊康林，
申请(专利权)人：苏州明义微电子技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。