【技术实现步骤摘要】
本申请涉及数字电路异步接口设计，特别是涉及一种跨时钟域寄存器读写接口异步处理方法及系统。
技术介绍
1、随着集成电路的发展，系统级芯片内集成的功能模块越来越多，为了降低功耗,不同的功能模块可能处于不同的时钟域。而内核需要经常访问不同功能模块中的寄存器进行读写操作，可能会出现时钟边沿不一致或时序不匹配的情况，从而导致读写错误，甚至引发数据损坏和逻辑错误。
2、相关技术中通过专用转换桥电路将跨时钟域的读写接口转换为同步接口，再对功能模块中的寄存器进行读写操作。这种方式需要需要占用芯片相关资源，而且当芯片规模较大，内部的功能模块系统时钟域较多时，资源消耗量大。
技术实现思路
1、有鉴于此，本申请实施例提供了一种跨时钟域寄存器读写接口异步处理方法及系统，能够有效降低芯片相关资源的消耗量。
2、第一方面，本申请实施例提供了一种跨时钟域寄存器读写接口异步处理方法，应用于系统级芯片，所述系统级芯片的被访问模块包含寄存器，内核通过寄存器读写接口对所述寄存器进行读写操作；所述方法包括：
3、从所述寄存器读写接口的接口时钟域获取针对所述寄存器的访问请求信号，并将所述访问请求信号在所述接口时钟域中寄存第一预设次数，得到第一同步请求信号；
4、将所述第一同步请求信号在所述被访问模块的系统时钟域中寄存第二预设次数，得到第二同步请求信号；
5、获取直接传递至所述被访问模块的针对所述寄存器的读写控制信号；
6、在所述被访问模块的系统时钟域，
7、在本申请的一些实施例中，所述从所述寄存器读写接口的接口时钟域获取针对所述寄存器的访问请求信号，并将所述访问请求信号在所述接口时钟域中寄存第一预设次数，得到第一同步请求信号，包括：
8、获取所述接口时钟域中所述内核传输的访问请求信号；所述访问请求信号为单比特信号；
9、利用多个级联的寄存器对所述访问请求信号进行所述第一预设次数的多拍寄存，得到所述第一同步请求信号。
10、在本申请的一些实施例中，所述将所述第一同步请求信号在所述被访问模块的系统时钟域中寄存第二预设次数，得到第二同步请求信号，包括：
11、获取从所述接口时钟域传递到所述系统时钟域的所述第一同步请求信号；
12、利用多个级联的寄存器对所述第一同步请求信号进行所述第二预设次数的多拍寄存，得到所述第二同步请求信号。
13、在本申请的一些实施例中，所述读写控制信号包括读写使能信号、读地址信号、写地址信号或待写数据；所述在所述被访问模块的系统时钟域，根据所述第二同步请求信号对所述读写控制信号进行采样，获取读写控制数据，并根据所述读写控制数据完成对所述寄存器的读写操作，包括：
14、根据所述第二同步请求信号对所述读写使能信号进行采样，得到读写使能状态；所述读写使能状态用于指示所述内核对所述寄存器执行写操作或读操作；
15、若所述读写使能状态为第一状态，将获取的所述待写数据写入所述写地址信号所指示的寄存器位置；
16、若所述读写使能信号为第二状态，从获取的所述读地址信号所指示的寄存器位置读取目标数据。
17、在本申请的一些实施例中，所述将获取的所述待写数据写入所述写地址信号所指示的寄存器位置之后，所述方法还包括：
18、在所述接口时钟域生成用于指示写操作完成的第一脉冲信号；
19、将所述第一脉冲信号作为写访问应答信号，输出至所述内核。
20、在本申请的一些实施例中，所述从获取的所述读地址信号所指示的寄存器位置读取目标数据，包括：
21、根据所述读地址信号确定读目标寄存器，并根据所述读目标寄存器中目标数据的有效状态生成第二脉冲信号；
22、若所述第二脉冲信号指示所述目标数据有效，则对所述目标数据进行锁存后输出至所述内核。
23、在本申请的一些实施例中，所述若所述第二脉冲信号指示所述目标数据有效，则对所述目标数据进行锁存后输出至所述内核之后，所述方法包括：
24、将所述第二脉冲信号在所述系统时钟域中寄存第一预设次数，得到第一访问应答信号；
25、将所述第一访问应答信号在所述接口时钟域中寄存第二预设次数，得到读访问应答信号，输出至所述内核。
26、第二方面，本申请实施例还提供了一种跨时钟域寄存器读写接口异步处理系统，包括：
27、内核；
28、至少一个被访问模块，所述被访问模块包含寄存器；
29、所述内核通过寄存器读写接口在所述寄存器中进行读写操作的过程包括：
30、从所述寄存器读写接口的接口时钟域获取针对所述寄存器的访问请求信号，并将所述访问请求信号在所述接口时钟域中寄存第一预设次数，得到第一同步请求信号；
31、将所述第一同步请求信号在所述被访问模块的系统时钟域中寄存第二预设次数，得到第二同步请求信号；
32、获取直接传递至所述被访问模块的针对所述寄存器的读写控制信号；
33、在所述被访问模块的系统时钟域，根据所述第二同步请求信号对所述读写控制信号进行采样，获取读写控制数据，并根据所述读写控制数据完成对所述寄存器的读写操作。
34、第三方面，本申请实施例还提供了一种电子设备，包括存储器、处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现如本申请第一方面实施例所述的跨时钟域寄存器读写接口异步处理方法。
35、第四方面，本申请实施例还提供了一种计算机可读存储介质，所述存储介质存储有程序，所述程序被处理器执行实现如本申请第一方面实施例所述的跨时钟域寄存器读写接口异步处理方法。
36、本申请实施例至少包括以下有益效果：
37、本申请实施例提供了一种跨时钟域寄存器读写接口异步处理方法及系统，方法应用于系统级芯片，系统级芯片的被访问模块包含寄存器，内核通过寄存器读写接口在寄存器中进行读写操作。其中，首先从寄存器读写接口的接口时钟域获取针对寄存器的访问请求信号，并将访问请求信号在接口时钟域中寄存第一预设次数，得到第一同步请求信号。然后将第一同步请求信号在被访问模块的系统时钟域中寄存第二预设次数，得到第二同步请求信号。获取直接传递至被访问模块的针对寄存器的读写控制信号，在被访问模块的系统时钟域，根据第二同步请求信号对读写控制信号进行采样，获取读写控制数据，并根据读写控制数据完成对寄存器的读写操作。由此利用接口时钟域和系统时钟域的时序特性对访问请求信号进行多拍寄存实现同步，可以准确对不同时钟域异步传递的读写控制信号进行采样，实现对寄存器的读写操作，有效降低了芯片相关资源的消耗量。
38、本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解本文档来自技高网...
【技术保护点】
1.一种跨时钟域寄存器读写接口异步处理方法，应用于系统级芯片，所述系统级芯片的被访问模块包含寄存器，内核通过寄存器读写接口对所述寄存器进行读写操作；其特征在于，所述方法包括：
2.根据权利要求1所述的跨时钟域寄存器读写接口异步处理方法，其特征在于，所述从所述寄存器读写接口的接口时钟域获取针对所述寄存器的访问请求信号，并将所述访问请求信号在所述接口时钟域中寄存第一预设次数，得到第一同步请求信号，包括：
3.根据权利要求1所述的跨时钟域寄存器读写接口异步处理方法，其特征在于，所述将所述第一同步请求信号在所述被访问模块的系统时钟域中寄存第二预设次数，得到第二同步请求信号，包括：
4.根据权利要求1所述的跨时钟域寄存器读写接口异步处理方法，其特征在于，所述读写控制信号包括读写使能信号、读地址信号、写地址信号或待写数据；所述在所述被访问模块的系统时钟域，根据所述第二同步请求信号对所述读写控制信号进行采样，获取读写控制数据，并根据所述读写控制数据完成对所述寄存器的读写操作，包括：
5.根据权利要求4所述的跨时钟域寄存器读写接口异步处理方法，其特
6.根据权利要求4所述的跨时钟域寄存器读写接口异步处理方法，其特征在于，所述从获取的所述读地址信号所指示的寄存器位置读取目标数据，包括：
7.根据权利要求6所述的跨时钟域寄存器读写接口异步处理方法，其特征在于，所述若所述第二脉冲信号指示所述目标数据有效，则对所述目标数据进行锁存后输出至所述内核之后，所述方法包括：
8.一种跨时钟域寄存器读写接口异步处理系统，其特征在于，包括：
9.一种电子设备，其特征在于，包括存储器、处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至7中任一项所述的跨时钟域寄存器读写接口异步处理方法。
10.一种计算机可读存储介质，其特征在于，所述存储介质存储有程序，所述程序被处理器执行实现如权利要求1至7中任一项所述的跨时钟域寄存器读写接口异步处理方法。
...【技术特征摘要】
1.一种跨时钟域寄存器读写接口异步处理方法，应用于系统级芯片，所述系统级芯片的被访问模块包含寄存器，内核通过寄存器读写接口对所述寄存器进行读写操作；其特征在于，所述方法包括：
2.根据权利要求1所述的跨时钟域寄存器读写接口异步处理方法，其特征在于，所述从所述寄存器读写接口的接口时钟域获取针对所述寄存器的访问请求信号，并将所述访问请求信号在所述接口时钟域中寄存第一预设次数，得到第一同步请求信号，包括：
3.根据权利要求1所述的跨时钟域寄存器读写接口异步处理方法，其特征在于，所述将所述第一同步请求信号在所述被访问模块的系统时钟域中寄存第二预设次数，得到第二同步请求信号，包括：
4.根据权利要求1所述的跨时钟域寄存器读写接口异步处理方法，其特征在于，所述读写控制信号包括读写使能信号、读地址信号、写地址信号或待写数据；所述在所述被访问模块的系统时钟域，根据所述第二同步请求信号对所述读写控制信号进行采样，获取读写控制数据，并根据所述读写控制数据完成对所述寄存器的读写操作，包括：
5...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。