【技术实现步骤摘要】
本专利技术属于信号处理，具体涉及一种基于cpu+gpu异构服务器平台的雷达信号处理优化方法。
技术介绍
1、现代战争中暗弱微小的目标对雷达探测能力提出了严峻挑战，雷达需要采用信号长时间积累技术来改善探测能力，以dsp(digital signal processing，数字信号处理)+fpga(field programmable gate array，现场可编辑门阵列)为核心的硬件平台搭建的传统雷达系统由于资源配置相对固定、开发难度高、针对性与耦合性强等问题，导致通用性差、开发成本高与开发周期长等问题，因此可以通过将射频采集硬件系统与现代计算机系统组合来实现多用途的软件化雷达开发平台。
2、计算机软硬件系统的高速迭代诞生了基于cpu+gpu的异构服务器系统。其中，cpu负责数据接收与系统控制，gpu则高速并行处理数据以提高计算效率。相比于dsp+fpga硬件平台，cpu+gpu异构服务器系统有着更大的数据吞吐量、更强的运算能力以及更短的研制周期。
3、目前，相比dsp+fpga硬件平台，已有的基于cpu+gpu异构服务器系统的雷达信号处理方法的计算能力提升了数十倍。该方法利用cpu接收回波数据，并转发到gpu中进行处理，在gpu中雷达信号处理算法被解构为多个基础算法，其中，脉冲压缩算法被分解为fft、数据点乘与ifft算法，相参积累算法分解成矩阵转置、fft、矩阵转置算法，恒虚警检测算法分解为取模、门限计算、过门限检测算法。以上算法中，fft与ifft算法通过调用cuda函数库cufft实现，其余算法通
4、但是，由于现有技术基于非实时操作系统，系统实时响应能力差，且由于算法拆分使得系统处理数据涉及到运算单元与内存间频繁的数值传递，导致系统计算资源利用率低，无法充分发挥gpu运算能力优势。
技术实现思路
1、为了解决现有技术中存在的上述问题，本专利技术提供了一种基于cpu+gpu异构服务器平台的雷达信号处理优化方法。本专利技术要解决的技术问题通过以下技术方案实现：
2、本专利技术提供一种基于cpu+gpu异构服务器平台的雷达信号处理优化方法，应用于异构服务器系统，所述异构服务器系统包括cpu端和gpu端；
3、所述方法包括：
4、获取cpu端的第一固定内存中一个相参处理时间内接收的回波数据，并利用cpu端的数据交互线程将所述回波数据异步传输至gpu端的第二固定内存中；
5、将所述回波数据读取到gpu端的内核寄存器中进行脉冲压缩，并将脉冲压缩结果返回到所述第二固定内存中；
6、按块划分所述脉冲压缩结果后，将得到的数据块读取至所述内核寄存器以计算取模后的相参积累结果，并将取模后的相参积累结果返回到所述第二固定内存中；
7、将取模后的相参积累结果读取到内核寄存器中进行分段并行的线性恒虚警检测，并将恒虚警检测结果返回到所述第二固定内存中；
8、利用cpu端申请的数据交互线程，将恒虚警检测结果返回到所述第一固定内存中。
9、在本专利技术的一个实施例中，获取cpu端的第一固定内存中一个相参处理时间内接收的回波数据的步骤之前，还包括：
10、在cpu端申请数据交互线程，并在所述数据交互线程上申请用于存放数据的第一固定内存后，设置gpu端的状态；
11、在gpu端申请用于存放数据的第二固定内存，并生成脉冲压缩系数；所述第二固定内存的大小为1个相参处理时间内接收的回波数据大小。
12、在本专利技术的一个实施例中，在cpu端申请数据交互线程，并在所述数据交互线程上申请用于存放数据的第一固定内存后，设置gpu端的状态的步骤，包括：
13、在cpu端申请数据交互线程；
14、在cpu端运行所述数据交互线程，为所述数据交互线程设置linux内核实时调度策略，并绑定一个cpu物理内核；
15、在cpu端将绑定的所述cpu物理内核设置为最高优先级；
16、在所述数据交互线程上为cpu端申请用于存放数据的第一固定内存，所述第一固定内存的大小为2个相参处理时间内接收的回波数据大小；
17、在cpu端设置gpu端的状态。
18、在本专利技术的一个实施例中，将所述回波数据读取到gpu端的内核寄存器中进行脉冲压缩，并将脉冲压缩结果返回到所述第二固定内存中的步骤，包括：
19、在gpu端创建第一内核函数，并设置该第一内核函数所调用的线程块个数和线程个数；
20、在gpu端的第一内核函数中申请相应的寄存器资源及共享内存资源，并将所述回波数据和所述脉冲压缩系数从gpu端的第二固定内存读取到gpu端的内核寄存器中；
21、在内核寄存器中对回波数据进行复数转复数快速傅里叶变换c2c fft，并将傅里叶变换结果与所述脉冲压缩系数点乘后，进行复数转复数逆快速傅里叶变换c2c ifft，得到脉冲压缩结果；
22、将所述脉冲压缩结果返回到所述第二固定内存中，并释放第一内核函数中的寄存器资源和共享内存资源。
23、在本专利技术的一个实施例中，按照如下公式设置第一内核函数所调用的线程块个数和线程个数：
24、block_number1＝roundup(m/num(gpu_sm))；
25、
26、式中，block_number1、thread_number1分别表示第一内核函数所调用的线程块个数和线程个数，m表示1个相参处理时间内需要处理的脉冲数，gpu_sm表示gpu端实际的物理sm内核数，roundup表示向上取整，n表示单个脉冲的采样点数。
27、在本专利技术的一个实施例中，按块划分所述脉冲压缩结果后，将得到的数据块读取至所述内核寄存器以计算取模后的相参积累结果，并将取模后的相参积累结果返回到所述第二固定内存中的步骤，包括：
28、在gpu端创建第二内核函数，并设置该第二内核函数所调用的线程块个数化和线程个数；
29、在gpu端的第二内核函数中申请相应的寄存器资源及共享内存资源，并将脉冲压缩结果从第二固定内存中读取到内核寄存器；
30、在所述内核寄存器中按块读取脉冲压缩结果，并在对得到的各数据块进行转置之后进行复数转实数快速傅里叶变换c2r fft，得到取模后的相参积累结果；
31、将取模后的相参积累结果返回到所述第二固定内存，并释放第二内核函数中的寄存器资源和共享内存资源。
32、在本专利技术的一个实施例中，按照如下公式设置该第二内核函数所调用的线程块个数化和线程个数：
33、block_number2＝roundup(m/(2048/n))；
34、thread_number2＝2048；
35、式中，block_number2、thr本文档来自技高网...
【技术保护点】
1.一种基于CPU+GPU异构服务器平台的雷达信号处理优化方法，其特征在于，应用于异构服务器系统，所述异构服务器系统包括CPU端和GPU端；
2.根据权利要求1所述的基于CPU+GPU异构服务器平台的雷达信号处理优化方法，其特征在于，获取CPU端的第一固定内存中一个相参处理时间内接收的回波数据的步骤之前，还包括：
3.根据权利要求2所述的基于CPU+GPU异构服务器平台的雷达信号处理优化方法，其特征在于，在CPU端申请数据交互线程，并在所述数据交互线程上申请用于存放数据的第一固定内存后，设置GPU端的状态的步骤，包括：
4.根据权利要求2所述的基于CPU+GPU异构服务器平台的雷达信号处理优化方法，其特征在于，将所述回波数据读取到GPU端的内核寄存器中进行脉冲压缩，并将脉冲压缩结果返回到所述第二固定内存中的步骤，包括：
5.根据权利要求4所述的基于CPU+GPU异构服务器平台的雷达信号处理优化方法，其特征在于，按照如下公式设置第一内核函数所调用的线程块个数和线程个数：
6.根据权利要求2所述的基于CPU+GPU异构服务器
7.根据权利要求6所述的基于CPU+GPU异构服务器平台的雷达信号处理优化方法，其特征在于，按照如下公式设置该第二内核函数所调用的线程块个数化和线程个数：
8.根据权利要求2所述的基于CPU+GPU异构服务器平台的雷达信号处理优化方法，其特征在于，将取模后的相参积累结果读取到内核寄存器中进行分段并行的线性恒虚警检测，并将恒虚警检测结果返回到所述第二固定内存中的步骤，包括：
9.根据权利要求8所述的基于CPU+GPU异构服务器平台的雷达信号处理优化方法，其特征在于，按照如下公式设置第三内核函数所调用的线程块个数和线程个数：
...【技术特征摘要】
1.一种基于cpu+gpu异构服务器平台的雷达信号处理优化方法，其特征在于，应用于异构服务器系统，所述异构服务器系统包括cpu端和gpu端；
2.根据权利要求1所述的基于cpu+gpu异构服务器平台的雷达信号处理优化方法，其特征在于，获取cpu端的第一固定内存中一个相参处理时间内接收的回波数据的步骤之前，还包括：
3.根据权利要求2所述的基于cpu+gpu异构服务器平台的雷达信号处理优化方法，其特征在于，在cpu端申请数据交互线程，并在所述数据交互线程上申请用于存放数据的第一固定内存后，设置gpu端的状态的步骤，包括：
4.根据权利要求2所述的基于cpu+gpu异构服务器平台的雷达信号处理优化方法，其特征在于，将所述回波数据读取到gpu端的内核寄存器中进行脉冲压缩，并将脉冲压缩结果返回到所述第二固定内存中的步骤，包括：
5.根据权利要求4所述的基于cpu+gpu异构服务器平台的雷达信号处理优化方法，其特征在于，按照如...
【专利技术属性】
技术研发人员：曹运合，张威，张钰林，彭志刚，何军，郭子祥，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。