【技术实现步骤摘要】
本专利技术涉及集成电路及芯片领域，具体地涉及一种esd保护电路以及一种芯片。
技术介绍
1、静电放电(electro-static discharge，简称esd)是由于物体与其周围环境之间产生静电电压，然后以电流脉冲自发放电的一种现象。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短。人体自身的动作或与其它物体的接触、分离、摩擦或感应等因素，可以产生几千伏甚至上万伏的静电。摩擦起电和人体静电是电子工业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。由于esd可能带来巨大损失，在芯片生产制造及使用过程中需要进行esd防护。
2、现有技术中，通常采用active clamp(有源钳位)电路进行esd防护。传统activeclamp电路的缺陷是：电源上的一个小毛刺脉冲也会被当作esd脉冲，从而使esd保护电路误触发，这种频繁的误触发不仅会增加电路的功耗，还会增加esd保护电路的使用频率，使esd电路以更快的速度老化，当真正的esd脉冲来临时，esd泄放效果会被减弱。
技术实现思路
1、为了克服上述技术缺陷，本专利技术提供一种esd保护电路。
2、本专利技术提供的esd保护电路，包括：控制信号输入单元、rc延时单元以及泄放单元；
3、所述泄放单元包括至少两种esd泄放路径；
4、所述控制信号输入单元用于根据输入的芯片通电状态信号控制所述泄放单元开启对应的esd泄放路径进行esd泄放；
5、所述rc延时单元用于产
6、本专利技术实施例中，所述rc延时单元包括第一电容c1以及第一电阻r1；
7、第一电容c1的第一端连接电源端vdd，第一电容c1的第二端与第一电阻r1的第一端连接，第一电阻r1的第二端接地；
8、第一电容c1的第二端与第一电阻r1的第一端连接的公共点vrc与所述控制信号输入单元以及所述泄放单元连接。
9、本专利技术实施例中，所述控制信号输入单元包括：第一nmos管n1、第二nmos管n2以及第二电容c2；
10、第一nmos管n1的栅极连接poc信号，所述poc信号为反映芯片通电状态的电平信号；
11、第一nmos管n1的源极连接第二nmos管n2的栅极并连接到第二电容c2的第一端，第二nmos管n2的漏极连接到第一电容c1的第二端与第一电阻r1的第一端连接的公共点vrc；
12、第一nmos管n1的漏极连接电源端vdd，第二电容c2的第二端以及第二nmos管n2的源极接地gnd。
13、本专利技术实施例中，所述泄放单元包括：第三nmos管n3、第四nmos管n4以及第二电阻r2；第三nmos管n3的栅极连接到第一电容c1的第二端与第一电阻r1的第一端连接的公共点vrc，第三nmos管n3的源极与第四nmos管n4的栅极以及第二电阻r2的第一端相连，第三nmos管n3的漏极以及第四nmos管n4的漏极连接电源端vdd，第二电阻r2的第二端以及第四nmos管n4的源极接地gnd。
14、本专利技术实施例中，所述泄放单元还包括：第五nmos管n5以及第三电阻r3；第五nmos管n5的栅极与第三电阻r3的第一端连接，并连接到第一电容c1的第二端与第一电阻r1的第一端连接的公共点vrc，第五nmos管n5的漏极连接电源端vdd，第五nmos管n5的源极以及第三电阻r3的第二端接地gnd。
15、本专利技术实施例中，所述poc信号为高电平信号或低电平信号。
16、本专利技术实施例中，在poc信号为高电平，电源端为高电平时，第一nmos管n1开启，esd电流通过第一nmos管n1流入第二电容c2，将第二nmos管n2栅极的电压抬高，第二nmos管n2开启，第一电容c1的第二端与第一电阻r1的第一端连接的公共点vrc电压被下拉到地，使第五nmos管n5形成ggnmos，通过ggnmos对esd进行泄放。
17、本专利技术实施例中，在poc信号为低电平，电源端vdd为低电平，esd脉冲来自于电源端vdd时，第一nmos管n1、第二nmos管n2关闭，第一电容c1与第一电阻r1组成rc延时结构，经过τ＝r1*c1的延时后，第一电容c1的第二端与第一电阻r1的第一端连接的公共点vrc电压被esd脉冲抬高，使第三nmos管n3、第四nmos管n4开启，通过第四nmos管n4对esd进行泄放。
18、本专利技术实施例中，第一电容c1的第二端与第一电阻r1的第一端连接的公共点vrc电压被esd脉冲抬高，还使第五nmos管n5开启，同时通过第四nmos管n4和第五nmos管n5对esd进行泄放。
19、本专利技术还提供一种芯片，该芯片包括上述的esd保护电路。
20、通过上述技术方案，本专利技术提供了一种可以根据不同的应用场景切换不同esd泄放方式的esd保护电路，针对断电和上电后两种状态设计不同的esd保护，消除esd上电过程中因毛刺导致的误触发事件的发生，解决上电过程中因active clamp钳位电压抬高导致的nmos泄放管源漏跨压过大、功耗过大的问题。
21、本专利技术技术方案的其它特征和优点将在下文的具体实施方式部分予以详细说明。
本文档来自技高网...【技术保护点】
1.一种ESD保护电路，其特征在于，包括：控制信号输入单元、RC延时单元以及泄放单元；
2.根据权利要求1所述的ESD保护电路，其特征在于，所述RC延时单元包括：第一电容以及第一电阻；
3.根据权利要求2所述的ESD保护电路，其特征在于，所述控制信号输入单元包括：第一NMOS管、第二NMOS管以及第二电容；
4.根据权利要求3所述的ESD保护电路，其特征在于，所述泄放单元包括：第三NMOS管、第四NMOS管以及第二电阻；
5.根据权利要求4所述的ESD保护电路，其特征在于，所述泄放单元还包括：第五NMOS管以及第三电阻；
6.根据权利要求5所述的ESD保护电路，其特征在于，所述POC信号为高电平信号或低电平信号。
7.根据权利要求6所述的ESD保护电路，其特征在于，在POC信号为高电平，电源端为高电平时，第一NMOS管开启，ESD电流通过第一NMOS管流入第二电容，将第二NMOS管栅极的电压抬高，第二NMOS管开启，第一电容与第一电阻连接的公共点电压被下拉到地，使第五NMOS管形成GGNMOS，通过GGNMO
8.根据权利要求6所述的ESD保护电路，其特征在于，在POC信号为低电平，电源端为低电平，ESD脉冲来自于电源端时，第一NMOS管、第二NMOS管关闭，第一电容与第一电阻组成RC延时结构，经过τ＝R1*C1的延时后，第一电容与第一电阻连接的公共点电压被ESD脉冲抬高，使第三NMOS管、第四NMOS管开启，通过第四NMOS管对ESD进行泄放。
9.根据权利要求8所述的ESD保护电路，其特征在于，第一电容与第一电阻连接的公共点电压被ESD脉冲抬高，还使第五NMOS管开启，同时通过第四NMOS管和第五NMOS管对ESD进行泄放。
10.一种芯片，其特征在于，所述芯片包括权利要求1-9任一项所述的ESD保护电路。
...【技术特征摘要】
1.一种esd保护电路，其特征在于，包括：控制信号输入单元、rc延时单元以及泄放单元；
2.根据权利要求1所述的esd保护电路，其特征在于，所述rc延时单元包括：第一电容以及第一电阻；
3.根据权利要求2所述的esd保护电路，其特征在于，所述控制信号输入单元包括：第一nmos管、第二nmos管以及第二电容；
4.根据权利要求3所述的esd保护电路，其特征在于，所述泄放单元包括：第三nmos管、第四nmos管以及第二电阻；
5.根据权利要求4所述的esd保护电路，其特征在于，所述泄放单元还包括：第五nmos管以及第三电阻；
6.根据权利要求5所述的esd保护电路，其特征在于，所述poc信号为高电平信号或低电平信号。
7.根据权利要求6所述的esd保护电路，其特征在于，在poc信号为高电平，电源端为高电平时，第一nmos管开启，esd电流通过第一nmos...
【专利技术属性】
技术研发人员：李东镁，赵东艳，邵亚利，沈美根，解尧明，陈燕宁，刘芳，
申请(专利权)人：北京智芯微电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。